-
公开(公告)号:JP6198642B2
公开(公告)日:2017-09-20
申请号:JP2014043952
申请日:2014-03-06
申请人: アルプス電気株式会社
IPC分类号: H03K17/693
CPC分类号: H03K5/1532
-
公开(公告)号:JP6332601B2
公开(公告)日:2018-05-30
申请号:JP2014018027
申请日:2014-01-31
申请人: アルプス電気株式会社
IPC分类号: H01L27/04 , H01L21/822
-
-
公开(公告)号:JP2017120593A
公开(公告)日:2017-07-06
申请号:JP2015257537
申请日:2015-12-28
申请人: アルプス電気株式会社
摘要: 【課題】それぞれ静電容量を検出する複数の検出部における検出値の相対的な誤差を低減できる静電容量検出装置及び入力装置を提供する。 【解決手段】補正モードにおいて、検出部U1〜U5が順番に補正用キャパシタ5と接続され、補正用キャパシタ5の静電容量が検出部U1〜U5によってそれぞれ検出される。すなわち、補正モードでは、検出部U1〜U5によって共通の静電容量がそれぞれ検出される。そのため、検出部U1〜U5により共通の静電容量を検出した結果として得られた検出値の違いは、検出部U1〜U5において得られる検出値の相対的な誤差を示す。誤差データ算出部72では、補正モードにおける検出部U1〜U5の検出値に基づいて、その検出値の相対的な誤差を示す相対誤差データRiが算出される。検出モードでは、相対誤差データRiに基づいて、容量性センサSEの静電容量の検出値が補正される。 【選択図】図1
-
公开(公告)号:JP5937436B2
公开(公告)日:2016-06-22
申请号:JP2012145279
申请日:2012-06-28
申请人: アルプス電気株式会社
IPC分类号: H01L21/8234 , H01L27/088 , H01L21/822 , H01L27/04 , H01L27/06
CPC分类号: H02H3/003 , H03K19/00315
-
公开(公告)号:JP2015146361A
公开(公告)日:2015-08-13
申请号:JP2014018027
申请日:2014-01-31
申请人: アルプス電気株式会社
IPC分类号: H01L27/04 , H01L21/822
摘要: 【課題】信号線の誤接続等による逆流電流を防止できるとともに、通常の動作状態において信号の遅延を小さくできる半導体集積回路装置を提供する。 【解決手段】誤接続等によって出力電圧VOUTがグランド電位VSSより低い異常な状態となった場合、N型DMOSトランジスタQd1のソースがドレインより低電位になり、N型DMOSトランジスタQd1が制御回路20によってオフ状態となるように制御される。出力電圧VOUTがグランド電位VSSより高い通常の状態では、N型DMOSトランジスタQd1のソースがドレインより高電位になり、N型DMOSトランジスタQd1のソースとドレインとの電圧差が小さくなるようにN型DMOSトランジスタQd1のゲート電圧が制御回路20によって制御される。 【選択図】図1
摘要翻译: 要解决的问题:提供一种半导体集成电路装置,其能够防止信号线的连接错误等引起的逆流电流,并且能够减少正常工作状态下的信号的延迟。解决方案:在一种情况下 其中输出电压VOUT通过错误的连接等而变得低于接地电位VSS的异常状态,N型DMOS晶体管Qd1的源极的电位变得低于漏极的电位,并且N型和 通过控制电路20将DMOS晶体管Qd1控制为截止状态。在输出电压VOUT高于接地电位VSS的正常状态下,N型DMOS晶体管Qd1的源极电位变高 N型DMOS晶体管Qd1的栅极电压由控制电路20控制,使得N型DMOS晶体管Qd1的源极和漏极之间的电压差变低。
-
公开(公告)号:JP5919169B2
公开(公告)日:2016-05-18
申请号:JP2012237825
申请日:2012-10-29
申请人: アルプス電気株式会社
IPC分类号: G01R27/26
-
-
公开(公告)号:JP2015170956A
公开(公告)日:2015-09-28
申请号:JP2014043952
申请日:2014-03-06
申请人: アルプス電気株式会社
IPC分类号: H03K17/693
CPC分类号: H03K5/1532
摘要: 【課題】電圧降下を抑えることができる電圧選択回路を提供する。 【解決手段】電源電圧VDD,グランド電位VSS,信号電圧VSIGの中の最高電圧が端子T4から選択電圧VBULKとして出力される。その際、入力側の端子(T1〜T3)と出力側の端子T4とがオン状態のMOSトランジスタ(Q1〜Q3)を通じて接続されるため、MOSトランジスタの寄生ダイオードによる電圧降下を抑えることができる。 【選択図】図1
摘要翻译: 要解决的问题:提供能够抑制电压降的产生的电压选择电路。解决方案:电源电压VDD,地电位VSS和信号电压VSIG之间的最高电压功率从端子输出为选择电压VBULK T4。 此时,输入侧端子(T1-T3)和输出侧端子T4通过MOS晶体管(Q1-Q3)在导通状态下连接,能够抑制MOS晶体管的寄生二极管的电压降。
-
公开(公告)号:JP2015159409A
公开(公告)日:2015-09-03
申请号:JP2014032862
申请日:2014-02-24
申请人: アルプス電気株式会社
IPC分类号: H03K5/08
CPC分类号: G01R13/0218 , G01D5/24466 , G01D5/24476
摘要: 【課題】 対象物とセンサとの距離が所定の条件を満たしているかを、小規模な構成で、かつ高速に判定することを可能なセンサシステムを提供する。 【解決手段】 センサ10は、車両の構成要素(対象物)の回転を非接触で検出するセンサであり、当該回転に応じた信号S1と信号S2とからなる差動信号を生成する。コンパレータ12と22とは異なるヒステリシス特性を有している。コンパレータ12の出力である信号S12の両エッジ時の間で、コンパレータ22の信号S22が不一致であれば、対象物とセンサ10との距離(ギャップ)が差動信号が有効と認められる所定の範囲内であると判定する。 【選択図】 図1
摘要翻译: 要解决的问题:提供一种传感器系统,其能够高速确定物体和传感器的距离是否满足具有小规模构造的预定条件。解决方案:用于检测车辆的部件(物体)的旋转的传感器10 在非接触状态下产生由对应于旋转的信号S1和信号S2组成的差分信号。 比较器12和22具有不同的滞后特性。 如果比较器22的信号S22在输出的信号S12的两个边沿时间之间不匹配,则确定物体和传感器10的距离(间隙)在差分信号被识别为有效的预定范围内 比较器12。
-
-
-
-
-
-
-
-
-