-
公开(公告)号：JP2017531362A
公开(公告)日：2017-10-19
申请号：JP2017509620
申请日：2015-07-15
Inventor： シュ、フィリン , ゴロコブ、アレクセイ , モタメド、マリアム , チャッラ、ラグー , マクドナルド、ジョシュア , シェ、カイ , パディ、ビベク , マーティーン、アレックス , マ、ジュチュアン
CPC classification number: H04W28/0289 , H04L27/00 , H04L27/2657 , H04L27/2695 , H04L2027/0034 , H04L2027/0065 , H04W56/0035 , H04W76/048
Abstract: 物理ブロードキャストチャネル(PBCH)周波数仮定を用いた周波数誤差検出の態様について説明する。たとえば、ユーザ機器(UE)における周波数トラッキングのための方法および装置が開示され、UEの周波数トラッキングループ(FTL)のプルインレンジを超える周波数の変化を検出することを含み得る。本方法および装置は、周波数の変化が検出されたことに応答して、トラッキング復元周波数を識別することをも含み得、ここにおいて、トラッキング復元周波数は、周波数仮定のセットから識別され、UEによって受信されたPBCHの復号に基づく。本方法および装置は、トラッキング復元周波数を用いてFTLを更新することをさらに含み得る。
-
公开(公告)号：JP5274747B2
公开(公告)日：2013-08-28
申请号：JP2003581349
申请日：2003-03-26
Applicant: クゥアルコム・インコーポレイテッドQualcomm Incorporated
Inventor： ブラック、ピーター・ジェイ , シンデュシャヤナ、ナガブシャナ , チャッラ、ラグー , セルトマン、ケビン
CPC classification number: H03G3/3036 , H03G3/3068
-
公开(公告)号：JP2008545296A
公开(公告)日：2008-12-11
申请号：JP2008511388
申请日：2006-05-10
Applicant: クゥアルコム・インコーポレイテッドQualcomm Incorporated
Inventor： シミック、エミリジャ・エム． , チャッラ、ラグー , パトリック、クリストファー , ロウィッチ、ダグラス・エヌ．
CPC classification number: G01S19/235 , H04B1/26
Abstract: A receiver according to one embodiment includes a frequency control unit configured to receive a stream of samples including a plurality of received instances of a transmitted signal. The frequency control unit is configured to output a first correction signal (e.g. indicating a rotation) that is based on more than one of the received instances and a second correction signal (e.g. to control an oscillator) that is also based on more than one of the received instances. In some embodiments, a controlled oscillator is used to receive and/or transmit another signal, such as a signal received from a GPS space vehicle. In other embodiments, the received instances are from a GPS signal. In further embodiments, a fixed-frequency oscillator is used, and the second correction signal is used to receive and/or transmit another signal, such as a GPS signal.
-
4.发明专利
公开(公告)号：JP5518831B2
公开(公告)日：2014-06-11
申请号：JP2011501880
申请日：2009-03-07
Applicant: クゥアルコム・インコーポレイテッドQualcomm Incorporated
Inventor： チャウドゥリ、アルナバ , ヤオ、イウェン , リン、ジェレミイ・エイチ． , ロスタンピシェー、アリ , チャッラ、ラグー , サンパス、ヘマンス , ウ、メガン , ザノテッリ、ジョセフ , ナス、ムリナル
CPC classification number: G06F15/7842
-
5.发明专利
公开(公告)号：JP4263596B2
公开(公告)日：2009-05-13
申请号：JP2003514773
申请日：2002-07-16
Applicant: クゥアルコム・インコーポレイテッドQualcomm Incorporated
Inventor： シー、ギルバート・クリストファー , チャッラ、ラグー
IPC: H04L27/00
CPC classification number: H04L27/0014 , H04L2027/0055 , H04L2027/0079 , H04L2027/0087
-
Patent Agency Ranking
公开(公告)号：JP2006503451A
公开(公告)日：2006-01-26
申请号：JP2003565073
申请日：2003-01-31
Applicant: クゥアルコム・インコーポレイテッドQualcomm Incorporated
Inventor： チャッラ、ラグー , ブラック・ピーター・ジェイ
CPC classification number: H04B1/707 , H04B1/7115 , H04B2201/70701 , H04L2027/0046 , H04L2027/0093
Abstract: 【課題】
【解決手段】
無線（たとえばＩＳ‐８５６、ｃｄｍａ２０００、あるいはＷ‐ＣＤＭＡ）通信システムにおいてゲーテッドパイロットに対する補間されたパイロットシンボルを導出するための技術。 一つの方法においては、第１および第２の時刻段階それぞれに対する第１および第２の回復されたパイロットシンボルが最初に取得（たとえばゲーテッドパイロットに対するパイロットバーストに基づいて導出）される。 第１および第２の時刻段階間の第３の時刻段階における受信された信号内に誘導された位相変化が推定される。 第１および第２の位相回転されたシンボルが、第１および第２の回復されたパイロットシンボル、および推定された誘導された位相変化に基づいて次に導出される。 第１および第３の時刻段階間の補間されたパイロットシンボルがそこで、第１の回復されたパイロットシンボルおよび第１の位相回転されたシンボルに基づいて（たとえば線形補間を用いて）導出される。 同様に、第３および第２の時刻段階間の補間されたパイロットシンボルが第２の位相回転されたシンボルおよび第２の回復されたパイロットシンボルに基づいて導出される。-
公开(公告)号：JP2005522082A
公开(公告)日：2005-07-21
申请号：JP2003581349
申请日：2003-03-26
Applicant: クゥアルコム・インコーポレイテッドQualcomm Incorporated
Inventor： シンデュシャヤナ、ナガブシャナ , セルトマン、ケビン , チャッラ、ラグー , ブラック、ピーター・ジェイ
CPC classification number: H03G3/3036 , H03G3/3068
Abstract: 利得制御のためのシステムおよび技法は、パラメータの値に応じて複数の利得曲線の１つにより表される利得を有する増幅器で信号を増幅することであって、該信号がパラメータ値の第1の値で増幅されるものと、パラメータ値の第1の値の関数として所定の利得曲線上の点に対応する利得制御信号を調整し、増幅器に調整された利得制御信号を適用することによってパラメータ値の第２の値について増幅器の利得曲線に関係する所定の利得曲線から増幅された信号の利得を制御することとを含む。 本要約が、検索者または他の読者が技術開示の主題を迅速に確かめることができるようにする要約を必要とする規則に準拠するために提供されることが強調される。
-
8.发明专利
公开(公告)号：JP2005518687A
公开(公告)日：2005-06-23
申请号：JP2003514773
申请日：2002-07-16
Applicant: クゥアルコム・インコーポレイテッドQualcomm Incorporated
Inventor： シー、ギルバート・クリストファー , チャッラ、ラグー
CPC classification number: H04L27/0014 , H04L2027/0055 , H04L2027/0079 , H04L2027/0087
Abstract: ＣＤＭＡシステムにおいてパイロットを取得し、且つ追跡するための技術。 一形態では、受信信号におけるいくつかの信号事象（即ち、マルチパス）の周波数取得はレーク受信器の各フィンガ・プロセッサについて維持される周波数制御ループ（ＲＡＦＣ）に基づいて同時に達成される。 首尾よい取得に関して、取得されたマルチパスの周波数追跡は受信信号を低変換するために使用される発振器について維持される周波数制御ループ（ＶＡＦＣ）とフィンガ・プロセッサのためのＲＡＦＣの組合せに基づいて達成される。 追跡モードでは、ＶＡＦＣは発振器の周波数を調整することによって取得されたマルチパスの平均周波数を追跡する。 各フィンガ・プロセッサのＲＡＦＣはフィンガ・プロセッサ中の回転器に使用され、複素正弦波信号の周波数を調整することによって個々の取得マルチパスの（例えば、ドップラー周波数による）残留周波数誤差を追跡する。
-
9.发明专利
公开(公告)号：JP2005516565A
公开(公告)日：2005-06-02
申请号：JP2003565192
申请日：2003-01-31
Applicant: クゥアルコム・インコーポレイテッドQualcomm Incorporated
Inventor： アクアワー、バーズィズ , チャッラ、ラグー , ヒューズ、ロビン・ディー
CPC classification number: H04B1/70756 , H04B2201/70709 , H04W52/0216 , H04W52/029 , H04W56/0035 , Y02D70/00 , Y02D70/40
Abstract: Various techniques for improving a wireless communication device are described. The techniques may include reducing power in a wireless communication device for a first sleep period and then increasing power in the wireless communication device for an intermediate wake period after the first sleep period to estimate an error of the sleep clock. The method may further include reducing power in the wireless communication device for a second sleep period after the intermediate wake period. The intermediate wake mode implemented during the intermediate period can be used to estimate the error of the sleep clock without performing one or more tasks associated with an awake mode, such as demodulation. The techniques may facilitate the effective use of low frequency low power clocks for sleep mode, even when relatively large slot cycles are defined within a slotted paging system.
-
公开(公告)号：JP2005503697A
公开(公告)日：2005-02-03
申请号：JP2003514406
申请日：2002-07-16
Applicant: クゥアルコム・インコーポレイテッドQualcomm Incorporated
Inventor： カストゥリ、ニティン , シュレゲル、ニコライ , チャッラ、ラグー
CPC classification number: G06F7/5235 , G06F1/0307 , G06F7/483 , G06F7/556
Abstract: 本発明は、対数領域において実行されるディジタルＶＧＡに関する。 ディジタルＶＧＡは、対数の特性を使用して、従来のディジタルＶＧＡの複雑な乗算器を、単純でコスト安の加算器に代える。 さらに加えて、ディジタルＶＧＡ内に構成される１つ以上のルックアップテーブル（lookup table, LUT）のサイズを相当に低減するための追加の技術が記載されている。 この要領で、本発明では、単純で、かつ低コストのディジタルＶＧＡを実現することができる。
【選択図】図３
-
-
-
-
-
-
-
-
-
Search Results
21
records
(took 0.024 seconds)
