-
公开(公告)号:JP2021534427A
公开(公告)日:2021-12-09
申请号:JP2021531182
申请日:2019-08-05
申请人: ヌマスカル エイエス
发明人: パルフェール − ソリエール、ティボー , ルスタッド、エイナル , ペルスボルド、ステッフェン
IPC分类号: H01L21/822 , H01L27/04 , G01R31/28
摘要: 本発明は、メモリ(22)を備えるデジタル回路試験及び分析モジュール・システムに関する。メモリ(22)は、デジタル信号のグループによって定義された数値によってアドレス指定される。特定の数値に関連付けられたそれぞれのメモリ・ロケーションはデジタル信号のグループのステータスを示す。ステータスは、たとえば、回路を試験するときの信号のグループ中の信号の妥当性を反映することができる。