-
-
公开(公告)号：JP2021188947A
公开(公告)日：2021-12-13
申请号：JP2020091982
申请日：2020-05-27
申请人： 株式会社日本マイクロニクス
发明人： 原子 翔
摘要： 【課題】基板に設ける各光学的接続子を保護することができ、基板に設けた光学的接続子の取り扱いを容易にすることができるようにする。 【解決手段】本発明は、管状本体部と、管状本体部の一方の端部に設けられた鍔部とを有する複数の鍔付管状部材と、各鍔付管状部材の鍔部側から管状本体部の他方の端部に向けて挿入され、先端部が管状本体部側に位置している複数の光学的接続子と、基板厚さ方向に設けられた複数の貫通孔を有する基板とを備え、各光学的接続子が挿入された各鍔付管状部材の管状本体部は、基板の各貫通孔に着脱可能に挿入されて、鍔部が、当該貫通孔の周縁部に当接して当該鍔付管状部材を支持するものであり、各光学的接続子と、各光学的接続子を挿入している鍔付管状部材とが固定されていることを特徴とする。 【選択図】 図1
-
公开(公告)号：JP2021534427A
公开(公告)日：2021-12-09
申请号：JP2021531182
申请日：2019-08-05
申请人： ヌマスカル エイエス
发明人： パルフェール − ソリエール、ティボー , ルスタッド、エイナル , ペルスボルド、ステッフェン
IPC分类号： H01L21/822 , H01L27/04 , G01R31/28
摘要： 本発明は、メモリ(22)を備えるデジタル回路試験及び分析モジュール・システムに関する。メモリ(22)は、デジタル信号のグループによって定義された数値によってアドレス指定される。特定の数値に関連付けられたそれぞれのメモリ・ロケーションはデジタル信号のグループのステータスを示す。ステータスは、たとえば、回路を試験するときの信号のグループ中の信号の妥当性を反映することができる。
-
公开(公告)号：JP2021184486A
公开(公告)日：2021-12-02
申请号：JP2021127497
申请日：2021-08-03
申请人： 東京エレクトロン株式会社
发明人： 加賀美 徹也
摘要： 【課題】テスタおよびプローバにまたがる要因の故障またはその前段階の兆候が生じた場合でもその箇所を迅速に把握することまたは予知することができる技術を提供する。 【解決手段】検査システムは、搬送部と、プローバと、デバイスの電気特性を検査するテスタと、検査の際に故障が発生したとき、または故障の前段階の兆候が発生したときに、その故障に関連するプローバとテスタの履歴情報を解析して故障の箇所を特定もしくは推定または予知する故障解析・予知処理部とを有し、デバイスは基板上に複数形成されたものであり、基板上の複数のデバイスを表示するマップにおいて、検査の際にPASSになった項目について出力結果を複数段階にレベル分けし、PASSと判断されたデバイスのレベルの分布図から故障箇所を予知する。 【選択図】図7
-
公开(公告)号：JP6970664B2
公开(公告)日：2021-11-24
申请号：JP2018517534
申请日：2016-08-24
申请人： テラダイン、 インコーポレイテッド
发明人： ファウラー、 ゲリー , ベイナー、 ウラジーミル
-
-
公开(公告)号：JP6962795B2
公开(公告)日：2021-11-05
申请号：JP2017224143
申请日：2017-11-22
申请人： ルネサスエレクトロニクス株式会社
IPC分类号： G01K7/01 , G01R19/165 , G01K7/00 , H01L21/822 , H01L27/04 , G01R31/28
-
-
公开(公告)号：JP2021170741A
公开(公告)日：2021-10-28
申请号：JP2020073690
申请日：2020-04-16
申请人： 三菱電機株式会社
发明人： ▲高▼橋 一真
摘要： 【課題】集積回路装置に搭載されるフリップフロップ回路について、集積回路装置の実稼働中に発生した機能不具合の原因特定を容易化するための構成を提供する。 【解決手段】フリップフロップ回路FFCは、ノーマルモードでは、第3データ保持部DHC3の保持データD3の値に応じて、固定値出力機能がオン又はオフされる。固定値出力機能のオフ時には、クロック信号CLKに従って、入力データDinが第1データ保持部DHC1及び第2データ保持部DHC2によって転送されて、データ出力端子60から順次出力される。固定値出力機能のオン時には、データ出力端子60の値は、入力データDinの値に依存せずに固定される。第3データ保持部DHC3の値は、フィックスモードにおいて、スキャン入力データDscnに従って書き換えられるとともに、ノーマルモード及びスキャンモードでは維持される。 【選択図】図2
-
公开(公告)号：JP2021527203A
公开(公告)日：2021-10-11
申请号：JP2020568269
申请日：2019-04-19
申请人： テラダイン、 インコーポレイテッド
发明人： ミルカニ、 モハマドレザ レイ , マニング、 ケビン ピー. , ヤグマイ、 ロヤ , ファリス、 ティモシー リー , パリッシュ、 フランク
IPC分类号： G01R31/28
摘要： 例示的な試験システムは、被試験デバイス(DUT)によるアクセスのために分散されたリソースを有する。例示的な試験システムは、試験を行うために装置に接続されるサイトを有するデバイスインタフェースボード(DIB)と、試験機器を保持するように構成されたスロットを有するテスタと、を含む。各試験機器は、DIBのある次元にわたり分散されるリソースを有する。リソースは、サイト内のデバイスがリソースに同等にアクセスできるようにするために分散される。
-
-
-
-
-
-
-
-
-
搜索结果
41016 条记录 (耗时 0.061 秒)
