デジタルPLL回路及び通信装置

    公开(公告)号:JPWO2010047005A1

    公开(公告)日:2012-03-15

    申请号:JP2010534651

    申请日:2009-03-13

    IPC分类号: H03L7/087 H03K5/26 H03L7/085

    摘要: リファレンス信号の周波数を周波数制御ワード(周波数比率)で所定倍率した周波数を持つクロック信号を出力するデジタルPLL回路において、RPA回路101は、小数成分を持つ周波数制御ワードFCWを逐次加算する。このRPA回路101の出力は微小位相誤差生成器107に入力される。この位相誤差生成器107では、前記周波数制御ワードFCWの逐次加算値の小数部に基づいて、リファレンス信号REFの実際の振幅値近傍の複数の閾値を生成し、これ等の閾値に基づいて前記リファレンス信号REFの振幅値、及びこの振幅値に応じたリファレンス信号REFの位相誤差を算出して、リファレンス信号REFと出力クロックCKV1との間の微小位相誤差を算出する。従って、周波数制御ワードが小数成分を含む場合にも、リファレンス信号と出力クロックとの間の残留微小位相誤差を、小面積かつ低消費電力で算出、補正できる。