-
-
公开(公告)号：JP2018037801A
公开(公告)日：2018-03-08
申请号：JP2016168465
申请日：2016-08-30
申请人： 株式会社東芝 , 東芝デバイス&ストレージ株式会社
CPC分类号： H03F1/223 , H03F1/305 , H03F3/195 , H03F2200/294 , H03F2200/451 , H03F2200/453 , H03F2200/489 , H03F2200/555
摘要： 【課題】ノイズ指数等の電気的特性に優れた高周波半導体増幅回路を提供する。 【解決手段】高周波半導体増幅回路は、SOI(Silicon On Insulator)基板上に配置され、ソース接地の第1トランジスタと、SOI基板上に配置され、第1トランジスタにカスコード接続される第2トランジスタと、SOI基板上に配置され、第1トランジスタのゲート電圧、第2トランジスタのゲート電圧、および第2トランジスタのドレイン用の第1電圧を生成するバイアス生成回路と、を備える。バイアス生成回路は、第1トランジスタの閾値電圧を第2電圧とし、第1トランジスタのゲート−ソース間電圧に対するドレイン電流の平方根の変化を表す曲線をゲート−ソース間電圧で二階微分した曲線の最大値に対応するゲート−ソース間電圧を第3電圧としたときに、第1トランジスタのゲート電圧を第2電圧と第3電圧との間の電圧であって、第1トランジスタのドレイン−ソース間電圧より小さい電圧に設定する、高周波半導体増幅回路。 【選択図】図1
-
-
公开(公告)号：JP2021016106A
公开(公告)日：2021-02-12
申请号：JP2019130390
申请日：2019-07-12
申请人： 株式会社東芝 , 東芝デバイス&ストレージ株式会社
摘要： 【課題】高周波入力信号をバイパスする経路を設けた場合でも、電気的特性が劣化するおそれがない。 【解決手段】高周波増幅回路は、ソース接地の第1トランジスタと、ゲート接地の第2トランジスタと、第1インダクタと、第2インダクタと、第1ノードと第2トランジスタのドレインとの間に接続される第3トランジスタと、バイパス経路と、バイパス経路上に接続されるバイパス切替回路と、を備える。バイパス切替回路は、バイパス経路上にカスコード接続される第4トランジスタ及び第5トランジスタと、第4トランジスタ及び第5トランジスタの接続ノードと、第1基準電圧ノードとの間に接続される第6トランジスタと、を有し、第4トランジスタ及び第5トランジスタは、第1モードの選択時にオフし、第2モードの選択時にオンし、第6トランジスタは、第1モードの選択時にオンし、第2モードの選択時にはオフする。 【選択図】図1
-
公开(公告)号：JP2020005173A
公开(公告)日：2020-01-09
申请号：JP2018124621
申请日：2018-06-29
申请人： 株式会社東芝 , 東芝デバイス&ストレージ株式会社
IPC分类号： H03F3/195
摘要： 【課題】複数の利得モードにて所望の性能を得ることができる。 【解決手段】高周波増幅回路は、高周波入力信号を増幅するソース接地の第1トランジスタと、第1トランジスタで増幅された信号をさらに増幅して出力信号を生成するゲート接地の第2トランジスタと、第1トランジスタのソースと第1基準電位ノードとの間に接続される第1インダクタと、第2トランジスタのドレインと第2基準電位との間に接続される第2インダクタと、高周波入力信号が入力されるノードと、第1減衰器を接続するか否かを切り替える第1切替器と、入力信号経路と第1基準電位ノードとの間に第1抵抗を接続するか否かを切り替える第2切替器と、第2インダクタに並列接続される複数の第2抵抗の中から少なくとも一つを選択する第3切替器と、複数の第1キャパシタの中から少なくとも一つを選択する第4切替器と、を備える。 【選択図】図1
-
公开(公告)号：JP2019208135A
公开(公告)日：2019-12-05
申请号：JP2018102583
申请日：2018-05-29
申请人： 株式会社東芝 , 東芝デバイス&ストレージ株式会社
摘要： 【課題】出力ポート間のアイソレーション性能を向上させたLNAを提供する。 【解決手段】半導体装置1において、第1トランジスタFET1は、高周波信号がゲートに入力される。第1〜第3スイッチSW1、SW2、SW31は、夫々の一端が並列に第1トランジスタのドレインに接続される。第2トランジスタFET21は、第1スイッチの他端に接続されるソースと高周波成分が接地されたゲートとを備える。第3トランジスタFET22は、第2スイッチSW2の他端に接続されるソースと高周波成分が接地されたゲートとを備える。第4スイッチSW32は、一端がインダクタL1aを介して第3スイッチの他端に接続され、他端が第2トランジスタのソースに接続される。第5スイッチSW33は、一端がインダクタL1bを介して第3スイッチの他端に接続され、他端が第3トランジスタのソースに接続される。 【選択図】図3
-
公开(公告)号：JP2020195033A
公开(公告)日：2020-12-03
申请号：JP2019098614
申请日：2019-05-27
申请人： 株式会社東芝 , 東芝デバイス&ストレージ株式会社
摘要： 【課題】電気的特性を低下させることなく利得の切替ができるようにする。 【解決手段】高周波増幅回路は、高周波入力信号を増幅するソース接地の第1トランジスタと、第1トランジスタで増幅された信号をさらに増幅するゲート接地の第2トランジスタと、第1トランジスタのゲートに繋がる入力信号経路上に接続され、所定の利得モード時に高周波入力信号を減衰させ、所定の利得モード以外の利得モードでは高周波入力信号を減衰させることなく通過させる減衰器と、を備える。減衰器は、所定の利得モード時に入力信号経路上に接続される第1抵抗素子と、所定の利得モード時に、高周波入力信号の入力ノードと第1抵抗素子の一端との間の入力信号経路と、第1基準電位ノードと、の間に接続される第2キャパシタと、所定の利得モード時に第1抵抗素子の他端と第1トランジスタのゲートとの間の入力信号経路と第1基準電位ノードとの間に接続される第2抵抗素子と、を有する。 【選択図】図1
-
-
公开(公告)号：JP2018201069A
公开(公告)日：2018-12-20
申请号：JP2017103704
申请日：2017-05-25
申请人： 株式会社東芝 , 東芝デバイス&ストレージ株式会社
摘要： 【課題】ESD保護素子を付加しても高周波特性の劣化を抑制することができる半導体装置を提供する。 【解決手段】本実施形態による半導体装置は、SOI基板上に設けられ、高周波信号を増幅して出力する。入力端子は、高周波信号を入力する。出力端子は、増幅された高周波信号を出力する。第1トランジスタは、入力端子からの高周波信号をゲートで受けて、該高周波信号を増幅する。第2トランジスタは、第1トランジスタのドレインと出力端子との間に設けられている。第1インダクタ素子は、第1トランジスタのソースと接地電位源との間に設けられている。第1キャパシタ素子は、第1トランジスタのゲートと入力端子との間に設けられている。ESD保護素子は、第1インダクタ素子および第1トランジスタの間の第1ノードと入力端子および第1キャパシタ素子の間の第2ノードとの間に設けられている。 【選択図】図1
-
公开(公告)号：JP2018098768A
公开(公告)日：2018-06-21
申请号：JP2017158851
申请日：2017-08-21
申请人： 株式会社東芝 , 東芝デバイス&ストレージ株式会社
IPC分类号： H03F3/195
摘要： 【課題】増幅器を用いて高度な通信を実現する半導体装置を提供する。 【解決手段】半導体装置1は、増幅器2と、スプリッタ3と、第1出力端子RFOUT1と、第2出力端子RFOUT2と、出力制御部SW1乃至SW5と、SOI基板と、を備える。増幅器は、入力信号Sin1を増幅する。スプリッタは、増幅器の出力信号を第1信号経路と第2信号経路とに分岐し、第1および第2信号経路のインピーダンス変換を行う。第1出力端子は、増幅器の出力信号または増幅器の出力信号をスプリッタで第1信号経路に分岐した信号を出力する。第2出力端子は、増幅器の出力信号または増幅器の出力信号をスプリッタで第2信号経路に分岐した信号を出力する。出力制御部は、増幅器の出力信号を第1出力端子から出力するか、第2出力端子から出力するか、またはスプリッタで分岐して第1および第2出力端子の双方から出力するかを切り替える。 【選択図】図1
-
-
-
-
-
-
-
-
-
搜索结果
35 条记录 (耗时 0.05 秒)
