公开(公告)号：KR102233079B1

公开(公告)日：2021-03-30

申请号：KR1020190078335A

申请日：2019-06-28

Applicant: 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드

Inventor： 젠-치 수에 ,  치-창 훙 ,  쑹 판 인 ,  이-웨이 치우

IPC: H01L29/66 ,  H01L21/311 ,  H01L21/762 ,  H01L21/8234 ,  H01L29/78

CPC classification number: H01L21/823821 ,  H01L29/66795 ,  H01L27/0886 ,  H01L21/0217 ,  H01L21/311 ,  H01L21/31116 ,  H01L21/32135 ,  H01L21/32136 ,  H01L21/762 ,  H01L21/823431 ,  H01L21/823481 ,  H01L27/0924 ,  H01L29/66348 ,  H01L29/66545 ,  H01L29/7855 ,  H01L21/823437 ,  H01L29/165 ,  H01L29/66492 ,  H01L29/7848

Abstract: 방법은, 기판에 제1 반도체 핀 및 제2 반도체 핀 - 제1 반도체 핀은 제2 반도체 핀에 인접함 - 을 형성하는 것, 제1 반도체 핀 및 제2 반도체 핀 위로 연장되는 더미 게이트 구조체를 형성하는 것, 더미 게이트 구조체를 둘러싸는 제1 유전체 재료를 퇴적하는 것, 더미 게이트 구조체를 제1 금속 게이트 구조체로 대체하는 것, 제1 금속 게이트 구조체에 대해 그리고 제1 유전체 재료에 대해 에칭 프로세스를 수행하여 제1 금속 게이트 구조체 내에 제1 리세스를 그리고 제1 유전체 재료 내에 제2 리세스 - 제1 리세스는 기판 내로 연장되고, 제2 리세스는 제1 반도체 핀과 제2 반도체 핀 사이에 배치됨 - 를 형성하는 것, 및 제1 리세스 내에 제2 유전체 재료를 퇴적하는 것을 포함한다.