-
公开(公告)号：JP2020162280A
公开(公告)日：2020-10-01
申请号：JP2019059224
申请日：2019-03-26
申请人： FDK株式会社
IPC分类号： H02M3/28
摘要： 【課題】レベルシフト回路の漏れ電流に伴う出力電圧の上昇を抑制することができる電力変換装置、及び電力変換制御方法を提供すること。 【解決手段】電力変換装置1は、トランスTに供給される電力を制御する一次側回路10と、トランスTを介して供給される電圧を変換して所定の定格電圧Vrを出力する二次側回路20のフルブリッジ回路と、フルブリッジ回路のブリッジ中点に接続されることにより第1スイッチQ21及び第2スイッチQ22に対する駆動電圧を生成するレベルシフト回路を含み、入力される外部信号に基づいて一次側回路10及びフルブリッジ回路を駆動する電力変換制御を行う制御部30と、を備え、制御部30は、外部信号がONからOFFへ切り替わる場合に、フルブリッジ回路の第3スイッチQ23及び第4スイッチQ24をONにした状態で電力変換制御を停止する。 【選択図】図1
-
公开(公告)号：JP2019140706A
公开(公告)日：2019-08-22
申请号：JP2018018764
申请日：2018-02-06
申请人： FDK株式会社
摘要： 【課題】広い入力電圧範囲を有するDC/DCコンバータの損失の増大及び製造コストの上昇を抑制する。 【解決手段】入力端子11aから入力電圧Vinが供給されて起動電圧V1を出力する電圧生成回路2と、起動電圧V1が供給されて起動し制御信号を出力する制御回路4と、制御信号を受信して動作し、供給された入力電圧Vinを変圧して出力電圧Voutを出力する電圧変換回路6と、を備え、電圧生成回路2は、整流回路25と、入力端子11aと整流回路25とを接続する第1の経路7と、入力端子11aと整流回路25とを接続し前記第1の経路7と並列に接続された第2の経路8と、前記第2の経路8と直列に接続され、入力電圧Vinが印加されて一定電圧V12を整流回路25に供給する定電圧回路21と、を有し、整流回路25は、入力電圧Vin及び一定電圧12の両方が供給され、起動電圧V1を制御回路4に供給する。 【選択図】図1
-
公开(公告)号：JP2020156150A
公开(公告)日：2020-09-24
申请号：JP2019050228
申请日：2019-03-18
申请人： FDK株式会社
发明人： 藤井 庸平 , 渡邊 秀明 , アナンダ ビターナゲ , タン チェンギャム
IPC分类号： H02M3/28
摘要： 【課題】スイッチング素子の破損の虞及びコスト上昇を抑制しつつ、プリバイアス状態における起動時間を短縮すること。 【解決手段】電力変換装置1は、トランスTに供給される電力を制御するインバータ回路10と、第1スイッチQ21〜第4スイッチQ24の同期整流制御により所定の定格電圧を出力する同期整流回路20と、同期整流回路20の出力電圧Voutに基づいて、インバータ回路10及び同期整流回路20を制御する制御部30と、を備え、制御部30は、起動時における出力電圧Voutが閾値電圧Vthよりも高いことを条件として、インバータ回路10を駆動する前に、第1スイッチQ21〜第4スイッチQ24を同時にONする制御を繰り返す電荷引き抜き制御を行い、出力電圧Voutが閾値電圧Vth以下に低下したことを条件として、インバータ回路10の駆動と同期整流回路20とを開始する。 【選択図】図1
-
公开(公告)号：JP2021191040A
公开(公告)日：2021-12-13
申请号：JP2020091526
申请日：2020-05-26
申请人： FDK株式会社
发明人： 渡邊 秀明 , アナンダ ビターナゲ , ▲濱▼田 健志 , 藤井 庸平
IPC分类号： H02M3/145
摘要： 【課題】過電流を判定するための閾値を装置毎に設定して実際の過電流判断に用いる電源装置を提供する。 【解決手段】電源装置(DC/DCコンバータ1)は、負荷装置3を流れる出力電流を検出する電流検出部22と、検出された出力電流を閾値と比較して過電流の有無を判定する比較器23と、出力電流を負荷装置3の最大許容電流以下に制御する制御回路20と、を備える。最大許容電流のn分の1(nは2以上の数)となる基準電流を負荷装置3に流しているときに、比較器23に閾値に代えて、電流と対応して単調に且つ離散的に時間変化するデジタル値を入力する。制御回路20は、基準電流とデジタル値との比較により比較器23の出力が切り替わったときのデジタル値をn倍した値を、閾値に設定する。 【選択図】図1
-
公开(公告)号：JP2020182281A
公开(公告)日：2020-11-05
申请号：JP2019082772
申请日：2019-04-24
申请人： FDK株式会社
摘要： 【課題】フルブリッジ回路のスイッチング素子の破損を抑制しつつコストの低減を図ることができる電力変換装置を提供すること。 【解決手段】電力変換装置1は、トランスTに供給される電力を制御する一次側回路10と、トランスTを介して供給される電圧を変換して定格電圧Vrを出力するフルブリッジ回路と、フルブリッジ回路の第3スイッチQ23及び第4スイッチQ24を含む部分回路に並列に接続され、フルブリッジ回路の第1スイッチQ21〜第4スイッチQ24のサージ電圧を低減する第1スナバ回路SNB1及び第2スナバ回路SNB2と、フルブリッジ回路、第1スナバ回路SNB1、及び第2スナバ回路SNB2を制御する制御部30と、を備え、第1スナバ回路SNB1及び第2スナバ回路SNB2は、低圧側の端部が接地されている。 【選択図】図2
-
-
公开(公告)号：JP2017070059A
公开(公告)日：2017-04-06
申请号：JP2015191557
申请日：2015-09-29
申请人： FDK株式会社
IPC分类号： H02M3/28
摘要： 【課題】再起動時に故障する虞が少ない同期整流FET駆動回路を低コストで提供する。 【解決手段】同期整流FET駆動回路は、互いに反転する2つのPWM信号を生成して出力する制御回路34と、2つのPWM信号に基づいて第1スイッチQ1及び第2スイッチQ2の駆動信号を生成して出力する二次側ドライバ32と、2つのPWM信号の論理和を出力する論理回路35と、論理回路35の出力信号を入力し、所定時間だけ遅延させて出力する信号遅延回路36と、を備え、二次側ドライバ32は、信号遅延回路36の出力信号がローレベルである間は第1スイッチQ1及び第2スイッチQ2の駆動信号を停止する。 【選択図】図1
-
公开(公告)号：JP2016186999A
公开(公告)日：2016-10-27
申请号：JP2015066582
申请日：2015-03-27
申请人： FDK株式会社
CPC分类号： H01F27/2804 , H01F27/306 , H01F2027/2809
摘要： 【課題】コアと端面スルーホールとの短絡の発生を抑制できる電子モジュールを提供する。 【解決手段】電子モジュールは、中心軸用挿通孔26が形成され、多数の配線層が積層されてなる回路基板4と、磁性材料で形成され、中心軸用挿通孔26に挿通されるコアと、を備える。回路基板4は、配線層のそれぞれにおける中心軸用挿通孔26を囲む位置に形成された複数のコイル配線パターンと、中心軸用挿通孔26の内壁面に形成され、複数のコイル配線パターンを電気的に接続してコイルを形成する端面スルーホール78と、を含む。中心軸用挿通孔26は、平面視が八角形形状をなし、その八角形形状の辺に相当する部分の内壁面に凹部77が設けられており、凹部77に端面スルーホール78が形成されている。 【選択図】図10
摘要翻译： 要解决的问题：提供一种能够抑制芯和端面通孔之间的短路的电子模块。解决方案：电子模块包括：电路板4，其中形成有中心轴插入孔26， 层叠多个布线层; 以及由磁性材料形成并插入中心轴插入孔26的芯。电路板4包括：多个线圈布线图案，形成在中心轴插入孔26周围的各布线层的位置; 以及形成在中心轴插入孔26的内表面上并电连接多个线圈布线图形以形成线圈的端面通孔78。 中心轴插入孔26在平面图中呈八边形，在与八边形的侧面对应的部分的内表面具有凹部77，在凹部77中形成有端面贯通孔78.图10
-
-
-
-
-
-
-
搜索结果
8 条记录 (耗时 0.02 秒)
