静電気保護回路、半導体集積回路装置、及び、電子機器

    公开(公告)号:JP2017152462A

    公开(公告)日:2017-08-31

    申请号:JP2016031697

    申请日:2016-02-23

    发明人: 池田 益英

    摘要: 【課題】ホールド電圧を高く設定することが可能な静電気保護回路において、直列に接続された複数の回路ブロックに抵抗素子を並列に接続することなく、電源投入直後における被保護回路の破壊を精度良く防止すると共に、長時間の通常動作における保護デバイスの破壊又は劣化を防ぐ。 【解決手段】この静電気保護回路は、第1のノードと第2のノードとの間に直列に接続された複数の回路ブロックを備え、複数の回路ブロックの内の少なくとも1つの回路ブロックが、当該回路ブロックの一端に接続されたアノード、及び、当該回路ブロックの他端に接続されたカソードを有するサイリスターを含み、通常動作時において第1のノードの電位が第2のノードの電位よりも高いときに、複数の回路ブロックの内の他の回路ブロックの両端間の電圧が、サイリスターのアノードとカソードとの間の電圧よりも小さい。 【選択図】図3