-
公开(公告)号:JP2021535471A
公开(公告)日:2021-12-16
申请号:JP2021507785
申请日:2019-08-06
申请人: アーム・リミテッド
发明人: カーティス・グレン・ダナム , パヴェル・シャミス , ジャムシェド・ジャラル , マイケル・フィリッポ
摘要: 処理トランザクションのシーケンスをオーダリングするためのシステム、装置、および方法が提供される。方法は、メモリから、実行されることになる動作のプログラムシーケンスにアクセスすることを含む。命令が受け取られ、それらのうちのいくつかが識別子またはニーモニックを有し、識別子またはニーモニックは、それらの識別された動作を、識別子またはニーモニックを有していない他の動作と区別するために使用される。ニーモニックは、動作のプログラムシーケンスの実行の分布を示す。動作のプログラムシーケンスは、ニーモニックに基づいて、ある特定の動作が他の動作とは分離されるようにグループ化される。
-
公开(公告)号:JP2021531555A
公开(公告)日:2021-11-18
申请号:JP2020573322
申请日:2019-05-09
申请人: アーム・リミテッド
摘要: データ処理のスレッドを処理するための処理回路と、処理回路により処理されるスレッドの中のトランザクションの実行をサポートするためのトランザクショナル・メモリ・サポート回路とを備える装置。ターゲット・アドレス及び比較値を指定する、所与のトランザクションの中で実行されるトランザクショナル比較及び破棄命令に応答して、処理回路は、ターゲット・アドレスに対応するメモリ位置からターゲット・データ値をロードし、ターゲット・データ値及び比較値を比較することの結果に依存して、少なくとも1つの条件ステータス指示をセットし、ターゲット・アドレスを、所与のトランザクションに対する、追跡されるアドレスのワーキング・セットに追加することなく、ターゲット・データ値を破棄する。このことは、スレッド・レベル投機が、トランザクショナル・メモリ・アーキテクチャ上で実現されることを可能にすることに対して有用である。
-
-
-
公开(公告)号:JP2021520591A
公开(公告)日:2021-08-19
申请号:JP2021510522
申请日:2020-04-01
摘要: データ処理方法、装置、及び関連製品を提供する。製品は、制御モジュールを備え、制御モジュールが、命令キャッシュユニットと、命令処理ユニットと、記憶キューユニットと、を備える。命令キャッシュユニットは、人工ニューラルネットワーク演算に関連する計算命令を記憶し、命令処理ユニットは、計算命令を解析して複数の演算命令を得、記憶キューユニットは、命令キューを記憶する。当該命令キューは、当該キューの前後順序に従って実行を待機している複数の演算命令または計算命令を含む。これにより、関連製品がニューラルネットワークモデルを演算するときの演算効率を向上させることができる。 【選択図】図3a
-
公开(公告)号:JP6913693B2
公开(公告)日:2021-08-04
申请号:JP2018554767
申请日:2017-04-06
申请人: アーム・リミテッド
发明人: エヨール、ムボウ , エアペン、ジェイコブ , マルティネス ヴィセンテ、アレハンドロ
-
公开(公告)号:JP6909298B2
公开(公告)日:2021-07-28
申请号:JP2019537802
申请日:2018-01-03
发明人: グレイナー、ダン , スリゲル、ティモシー , ジャコビ、クリスチャン , サポリート、アンソニー , パプロトスキ、ウラジーミル , ミトラン、マーセル
-
公开(公告)号:JP2021517690A
公开(公告)日:2021-07-26
申请号:JP2020548809
申请日:2019-02-12
申请人: アーム・リミテッド
发明人: バーンズ、グレイム ピーター , ボリソフ、ヤーセン ミロフ
摘要: 装置が、処理回路4と、関連したアドレス・タグを有するタグ・チェッキング宛先アドレスに対してガード・タグ・チェックを実施するメモリ・アクセス回路15であって、ガード・タグ・チェックが、アドレス・タグを、宛先アドレスによって識別された、アドレス指定された位置を含む1つ又は複数のメモリ位置のブロックに関連してメモリ・システムに記憶されたガード・タグと比較することを含む、メモリ・アクセス回路と、タグ設定宛先アドレスに関連付けられたアドレス・タグを候補タグ値のセットからランダムに選択されたランダム・タグ値に設定するべく処理回路4を制御するために、タグ設定宛先アドレスを指定するランダム・タグ設定命令に応答する命令デコーダ6とを有する。
-
公开(公告)号:JP2021057006A
公开(公告)日:2021-04-08
申请号:JP2020104078
申请日:2020-06-16
申请人: インテル・コーポレーション
发明人: マイケル ルメイ
摘要: 【課題】投機実行におけるセキュリティチェックの省略のためのハードウェアを提供する。 【解決手段】コンピュータシステムによる方法であって、プロセッサコアの投機マネージャ及び実行ユニットを用いて、潜在的に投機ミスされる実行に対し強制実行されるべきセキュリティチェックポリシーを、セキュリティチェックフィールドに基づき、複数のセキュリティチェックポリシーから判定することと、セキュリティチェックポリシーの1または複数の関連付けられたチェックを命令に対し実行して、命令が潜在的に投機ミスされるか否かを判定することと、1または複数の関連付けられたチェックにより、命令が安全ではないとみなされた場合に、命令の実行をスケジューリングすることと、1または複数の関連付けられたチェックにより、命令が安全であるとみなされた場合に、命令を省略することと、実行のためにスケジューリングされた命令を実行するためことと、を含む。 【選択図】図4
-
公开(公告)号:JP2021507368A
公开(公告)日:2021-02-22
申请号:JP2020532566
申请日:2018-12-21
发明人: ハン,リャン , ジャン,シャオウェイ
摘要: 本開示は、複数パイプラインアーキテクチャを有する演算デバイスに関する。複数パイプラインアーキテクチャは、同時に起動される第1及び第2のパイプラインを含み、第1のパイプラインは、第2のパイプラインの少なくとも1サイクル先に起動する。第1のパイプラインにおいて特殊数の検出が利用され、特殊数は、予測可能な結果をもたらす数値である。特殊数が検出された場合、演算が最適化される。
-
-
-
-
-
-
-
-
-