公开(公告)号：JP2022501702A

公开(公告)日：2022-01-06

申请号：JP2021512506

申请日：2019-09-09

申请人： インターナショナル・ビジネス・マシーンズ・コーポレーション ,  INTERNATIONAL BUSINESS MACHINES CORPORATION

发明人： ササチャー、ジャイラム ,  コルヌタ、トーマス ,  オズカン、アフメット、セルカン

IPC分类号： G06N3/06

摘要： メモリ拡張ニューラル・ネットワークが提供される。様々な実施形態において、エンコーダ人工ニューラル・ネットワークは、入力を受け取り、入力に基づいてエンコードされた出力を提供するようになされる。複数のデコーダ人工ニューラル・ネットワークが設けられ、それぞれがエンコードされた入力を受け取り、エンコードされた入力に基づいて出力を提供するようになされる。メモリが、エンコーダ人工ニューラル・ネットワークおよび複数のデコーダ人工ニューラル・ネットワークに動作可能に結合される。メモリは、エンコーダ人工ニューラル・ネットワークのエンコードされた出力を記憶し、エンコードされた入力を複数のデコーダ人工ニューラル・ネットワークに提供するようになされる。

公开(公告)号：JP6977864B2

公开(公告)日：2021-12-08

申请号：JP2020503604

申请日：2019-02-28

申请人： 日本電気株式会社

发明人： 柴田 誠也

IPC分类号： G06F17/10 ,  G06N3/06 ,  G06N3/04

公开(公告)号：JP2021174536A

公开(公告)日：2021-11-01

申请号：JP2021054622

申请日：2021-03-29

申请人： エスケーハイニックス株式会社 ,  SK hynix Inc.

发明人： 朴 容湘 ,  金 周映

IPC分类号： G06N3/06

摘要： 【課題】本発明は、活性化関数を処理するためのメモリ費用が低減した活性化関数処理方法、活性化関数処理回路及びそれを含むニューラルネットワークシステムを提供する。 【解決手段】本発明の活性化関数処理方法は、第1の活性化関数の複数の関数値を含む共有LUT(Look Up Table)を参照して、第1のモードであるときに、第1の活性化関数を処理するステップ;及び、共有LUTを参照して、第2のモードであるときに、第1の活性化関数と異なる関数である第2の活性化関数を処理するステップを含む。 【選択図】図3

公开(公告)号：JP6902006B2

公开(公告)日：2021-07-14

申请号：JP2018172354

申请日：2018-09-14

申请人： 株式会社東芝

发明人： 金尾 太郎 ,  後藤 隼人 ,  辰村 光介

IPC分类号： G06N3/06 ,  G06F17/16

公开(公告)号：JP6872011B2

公开(公告)日：2021-05-19

申请号：JP2019517768

申请日：2017-10-03

申请人： マジック リープ, インコーポレイテッド ,  Magic Leap,Inc.

发明人： アリアバディ, アシュカン ,  ロバーツ, グレゴリー デイビッド

IPC分类号： G06N3/04 ,  G06T7/00 ,  G06N3/08 ,  G06N3/06

公开(公告)号：JP2021072127A

公开(公告)日：2021-05-06

申请号：JP2020182481

申请日：2020-10-30

申请人： 三星電子株式会社 ,  Samsung Electronics Co.,Ltd.

发明人： ライアン,ハッチャー ,  ティタシュ,ラクシット ,  ダルメンドラ,パレ ,  ジュング,ホン ,  ジョージ,キットル

IPC分类号： G06N3/06 ,  G06F17/16

摘要： 【課題】以前に訓練されてプルーニングされた(pruned)ネットワークを正確度の損失なしにクロスバー(crossbar)構造に最適化できる方法を提供する。 【解決手段】方法は、バイナリ行列(binary matrix)を無向グラフ形態にマッピングし、マッピングされたバイナリ行列でパーティションの間の縁切断を最小化する両方向グラフ分割アルゴリズムをマッピングされたバイナリ行列に適用し、グリーディ(greedy)アルゴリズムを再帰的に適用し、スパースブロックから非スパースブロックへの非ゼロ値の転送を最大化する一組の行または列の並べ替えを見つけ、適用されたグリーディアルゴリズムに従い前記バイナリ行列をスパース化(sparsifying)または密集化(densifying)することを含む。 【選択図】図1

公开(公告)号：JP6865847B2

公开(公告)日：2021-04-28

申请号：JP2019549467

申请日：2018-04-17

申请人： シャンハイ カンブリコン インフォメーション テクノロジー カンパニー リミテッド ,  SHANGHAI CAMBRICON INFORMATION TECHNOLOGY CO.,LTD.

发明人： チェン ティエンシ ,  ウェイ ジエ ,  ズ ティエン ,  ワン ザイ ,  リォウ シャオリ ,  ルオ ユィジョ ,  グオ チ ,  リ ウェイ ,  ジョウ ションユィエン ,  ドゥ ズドン

IPC分类号： G06F17/16 ,  G06N3/06

公开(公告)号：JP6823495B2

公开(公告)日：2021-02-03

申请号：JP2017034348

申请日：2017-02-27

申请人： 株式会社日立製作所

发明人： 本谷 徹 ,  小野 豪一 ,  豊田 英弘

IPC分类号： G06N3/06

公开(公告)号：JP2019095861A

公开(公告)日：2019-06-20

申请号：JP2017222259

申请日：2017-11-17

申请人： TOSHIBA CORP

发明人： NOMURA KUMIKO ,  MARUGAME TAKAO

IPC分类号： G06N3/06 ,  G06F15/173 ,  G06N3/08

摘要： 【課題】演算処理と学習処理とを並行に実行しつつ、内部でのトラフィックの停滞を軽減する。【解決手段】ニューラルネットワーク装置は、複数のコアと、複数のルータとを備える。複数のコアは、それぞれが、ニューラルネットワークにおける一部の構成要素の演算および処理を実行する。出力回路は、出力記憶部と、ルータ内受信部と、送信部と、を含む。ルータ内受信部は、受信した順方向データおよび逆方向データを出力記憶部に書き込む。送信部は、出力記憶部に記憶された順方向データおよび逆方向データを、複数のコアおよび複数のルータのうちの何れか1つに送信する。出力回路は、データの受信を要求する要求信号を受信した場合であって、逆方向データを記憶させるための空き容量が存在しない場合、記憶している逆方向データを削除する。【選択図】図9

公开(公告)号：JP4846924B2

公开(公告)日：2011-12-28

申请号：JP2001164283

申请日：2001-05-31

申请人： キヤノン株式会社

发明人： 克彦 森 ,  優和 真継 ,  修 野村

IPC分类号： G06N3/00 ,  G06K9/00 ,  G06K9/46 ,  G06K9/66 ,  G06N3/06 ,  G06T7/00

CPC分类号： G06K9/4628 ,  G06K9/00973