利索-全球专利检索

  1. Login
  2. Sign Up

Search Results

193 records (took 0.014 seconds)

    System and method for using an inductive current steering for digital logic circuits
    1.
    发明专利
    System and method for using an inductive current steering for digital logic circuits 审中-公开

    公开(公告)号：JP2007520159A

    公开(公告)日：2007-07-19

    申请号：JP2006551145

    申请日：2005-01-10

    Applicant: ノースロップ グラマン コーポレイション

    Inventor： ケー．ノッソフ ヨハネス

    IPC: H03K19/013 ,  H03K3/2885 ,  H03K3/289 ,  H03K17/041

    CPC classification number: H03K17/04113 ,  H03K3/2885

    Abstract: 本発明は、誘導電流ステアリングを利用して、従来のトランジスタ電流ステアリングに関連付けられた伝搬遅延を軽減することにより、ロジック回路性能を改善するシステムおよび方法を提供するものである。 これらのシステムおよび方法は、一次巻線にエネルギーを与えることにより、関連付けられた二次巻線に電流を誘導するＲＦ変圧器を使用している。 一態様においては、単一クロック・バスを使用して電流を誘導し、この電流がこの二次巻線のそれぞれの端部を経由してこれらのトランジスタのエミッタ・リードに経路指定される。 この電流と電圧は、一方のトランジスタが「オン」であるが、他方は「オフ」であり、これが差動出力を生成するように、１８０度位相がずれている。 別の態様においては、差動クロック信号を使用して、二次巻線および関連付けられたトランジスタのエミッタにこの電流を誘導する。 さらに、これらのシステムおよび方法を利用して、差動トランジスタ対を結合し、この変圧器ベースのシングル・エンド・クロックまたは差動クロックを用いてこれらの対を駆動することにより、フリップフロップおよびシフト・レジスタを構成することができる。

    IMPROVEMENT OF DIFFERENTIAL DIODE TRANSISTOR LOGIC(DDTL) CIRCUIT
    4.
    发明专利
    IMPROVEMENT OF DIFFERENTIAL DIODE TRANSISTOR LOGIC(DDTL) CIRCUIT 失效

    公开(公告)号：JP2001024504A

    公开(公告)日：2001-01-26

    申请号：JP2000175284

    申请日：2000-06-12

    Applicant: TRW INC

    Inventor： NOTTHOFF JOHANNES K

    IPC: H03K19/084 ,  H03K3/012 ,  H03K3/2885 ,  H03K19/00 ,  H03K19/082 ,  H03K19/086 ,  H03K19/094

    Abstract: PROBLEM TO BE SOLVED: To obtain a differential diode transistor logic(DDTL) family circuit having comparatively constant voltage and a high speed. SOLUTION: A gate circuit constituted so as to execute low voltage multi- input operation includes only an input diode connected to one of transistors(TRs) forming a differential pair so that the number of diodes can be reduced into half. In order to maintain a balanced DC operation level in the gate circuit, a level shift element, e.g. a diode, is connected to one of the TRs in the differential pair. In another embodiment, an output stage is provided with a push-pull buffer utilizing a single current source in order to reduce the power consumption of the element in a logic family. The push-pull buffer includes a pair of differential TRs constituting a phase splitter. The collector node of the differential pair drives the output TR. A push-pull circuit further includes a pair of current steering TRs. The emitter node of the differential pair drives a current steering TR, which is connected to a constant current source.

    FLIP FLOP CIRCUIT
    9.
    发明专利
    FLIP FLOP CIRCUIT 失效

    公开(公告)号：JPH09107275A

    公开(公告)日：1997-04-22

    申请号：JP26116895

    申请日：1995-10-09

    Applicant: NEC CORP

    Inventor： UEMURA MICHIHIKO ,  YOSHIDA ATSUSHI

    IPC: H03K19/086 ,  H03K3/012 ,  H03K3/286 ,  H03K3/2885 ,  H03K3/289

    Abstract: PROBLEM TO BE SOLVED: To realize an F/F circuit suitable for small-current driving and high integration by stably operating it even at the time when the supply voltage becomes a low voltage. SOLUTION: Latch hold circuits 1 and 2 on the master side and the slave side having the ECL longitudinally stacked one-stage constitution, first and second bias circuits 3 and 4 which bias current sources transistors TR 21 to 24 of latch hold circuits 1 and 2, and a control circuit 5 which performs pull- down control of bias circuits 3 and 4 by a clock signal are provided. Trs forming individual circuits are constituted with the same size. Since current source TRs 21 to 24 are selectively turned on/off by the pull-down control of the control circuit 5, operation with a low voltage equal to or lower than 1V supply voltage and a low current is possible to realize high integration.

Patent Agency Ranking