利索-全球专利检索

  1. Login
  2. Sign Up

Search Results

31 records (took 0.035 seconds)

    반도체 장치 및 반도체 장치의 제조 방법
    2.
    发明公开
    반도체 장치 및 반도체 장치의 제조 방법 审中-实审
    半导体器件和制造半导体器件的方法

    公开(公告)号：KR1020170051322A

    公开(公告)日：2017-05-11

    申请号：KR1020160141674

    申请日：2016-10-28

    Applicant: 가부시키가이샤 한도오따이 에네루기 켄큐쇼

    Inventor： 호도료타 ,  쿠라타모토무 ,  사사가와신야 ,  오카모토사토루 ,  야마자키슌페이

    IPC: H01L29/786

    CPC classification number: H01L27/1225 ,  H01L21/02565 ,  H01L21/463 ,  H01L21/467 ,  H01L21/76895 ,  H01L23/5226 ,  H01L23/53238 ,  H01L23/53295 ,  H01L27/1288 ,  H01L29/66969 ,  H01L29/7781 ,  H01L29/7782 ,  H01L29/78603 ,  H01L29/7869

    Abstract: 본발명은안정된전기특성을갖는트랜지스터를갖는반도체장치를제공한다. 반도체기판위의제 1 도전체위에제 1, 제 2, 제 3 절연체를순서대로성막하고, 그위에제 1 개구를갖는하드마스크를형성하고, 그위에제 2 개구를갖는레지스트마스크를형성하고, 제 3 절연체에제 3 개구를형성하고, 제 2 절연체에제 4 개구를형성하고, 레지스트마스크를제거하고, 제 1~제 3 절연체에제 5 개구를형성하고, 제 5 개구의내벽및 저면을덮도록제 2 도전체를성막하고, 그위에제 3 도전체를성막하고, 연마처리를행하고, 하드마스크를제거하고, 제 2, 제 3 도전체및 제 3 절연체의상면의높이를실질적으로일치시키고, 그위에산화물반도체를형성하고, 제 2 절연체는제 1, 제 3 절연체보다수소를투과시키기어렵고, 제 2 도전체는제 3 도전체보다수소를투과시키기어렵고, 제 2 절연체는제 5 개구의가장자리에서제 2 도전체와접촉한다.

    Abstract translation: 本发明提供具有稳定电特性的晶体管的半导体器件。 沉积作为第一，第二，在所述半导体衬底上的第一导电位置上的第三绝缘体序列，形成在其上具有第一开口的硬掩模，以形成抗蚀剂在其上具有第二开口掩模， 在第三绝缘体中形成第三开口，在第二绝缘体中形成第四开口，去除抗蚀剂掩模，在第一至第三绝缘体中形成第五开口，并且形成内壁和底部 去除硬掩模，并且第二，第三导体和第三绝缘体的上表面的高度基本彼此一致 并且第二绝缘体比第一和第三绝缘体传输氢的可能性小，并且第二导体比第三导体不太可能传输氢， Lt导体和导体。

    반도체 기판의 제작 방법
    3.
    发明授权
    반도체 기판의 제작 방법 有权
    制造半导体衬底的方法

    公开(公告)号：KR101576815B1

    公开(公告)日：2015-12-11

    申请号：KR1020090092181

    申请日：2009-09-29

    Applicant: 가부시키가이샤 한도오따이 에네루기 켄큐쇼

    Inventor： 쿠라타모토무 ,  사사가와신야 ,  무라오카타이가

    IPC: H01L27/12

    CPC classification number: H01L21/76254

    Abstract: 반도체기판위에절연막을형성하고, 절연막을통하여상기반도체기판에가속된이온을조사함으로써, 반도체기판에취화영역을형성하는공정과, 상기반도체기판표면과베이스기판표면을대향시켜, 절연막표면과상기베이스기판표면을접합시키는공정과, 절연막표면과상기베이스기판표면을접합시킨후에열 처리를행하고, 취화영역에있어서분리함으로써, 베이스기판위에절연막을사이에두고반도체층을형성하는공정과, 반도체층에에칭처리를행하는공정과, 에칭처리가행해진반도체층에레이저빔을조사하는공정과, 레이저빔이조사된반도체층에플라즈마를조사한다.

    Abstract translation: 通过在通过绝缘膜的半导体衬底的离子加速的照射形成在半导体衬底，绝缘层，上以面对所述半导体衬底表面的步骤和在衬底的底表面，以在所述半导体衬底中的脆化区，绝缘膜的表面和基底 在步骤中，通过进行热处理，在基底基板表面结合后的脆化区的分离，并在基底基板上夹着绝缘膜的工序中的绝缘膜和一个表面，其中的半导体层，用于接合基片表面上的半导体层 蚀刻经过蚀刻处理的半导体层，用激光束照射经过蚀刻处理的半导体层，并且用等离子体照射用激光束照射的半导体层。

    반도체 장치의 제작 방법 및 반도체 장치
    5.
    发明授权
    반도체 장치의 제작 방법 및 반도체 장치 有权

    公开(公告)号：KR102233959B1

    公开(公告)日：2021-03-29

    申请号：KR1020207012954

    申请日：2012-01-19

    Applicant: 가부시키가이샤 한도오따이 에네루기 켄큐쇼

    Inventor： 사사가와신야 ,  쿠라타모토무

    IPC: H01L29/786 ,  H01L29/417 ,  H01L21/28 ,  H01L27/12

    Abstract: 본발명은, 양호한특성이유지되면서, 불량이저감되고미세화가실현된반도체장치를제공하는것을목적으로한다. 반도체층을형성하고, 반도체층위에제 1 도전층을형성하고, 제 1 레지스트마스크를사용하여제 1 도전층을에칭함으로써오목부를갖는제 2 도전층을형성하고, 제 1 레지스트마스크를축소하여제 2 레지스트마스크를형성하고, 제 2 레지스트마스크를사용하여제 2 도전층을에칭함으로써주연에테이퍼형상의돌출부를각각갖는소스전극및 드레인전극을형성하고, 소스전극및 드레인전극위에반도체층의일부와접하는게이트절연층을형성하고, 게이트절연층위에서반도체층과중첩되는부분에게이트전극을형성한다.

    박막 트랜지스터와 그 제작 방법
    9.
    发明公开
    박막 트랜지스터와 그 제작 방법 审中-实审
    薄膜晶体管及其制造方法

    公开(公告)号：KR1020110073278A

    公开(公告)日：2011-06-29

    申请号：KR1020100128062

    申请日：2010-12-15

    Applicant: 가부시키가이샤 한도오따이 에네루기 켄큐쇼

    Inventor： 사사가와신야 ,  이시주카아키히로 ,  후루카와시노부 ,  쿠라타모토무

    IPC: H01L29/786 ,  G02F1/136

    CPC classification number: H01L29/66765 ,  H01L29/78669 ,  H01L29/78678 ,  H01L29/78696 ,  H01L29/78606 ,  H01L29/458

    Abstract: PURPOSE: A thin film transistor and manufacturing method thereof are provided to increase the carrier mobility of an interfacial area, thereby increasing the field effect mobility of the thin film transistor. CONSTITUTION: A gate insulating layer(104) covers a first wiring layer. A first semiconductor layer is overlapped with the entire surface of a first wiring layer. A second semiconductor layer(108) contacts the first semiconductor layer and has lower carrier mobility than the first semiconductor layer. A dopant semiconductor layer(110) is adjacent to the second semiconductor layer. A sidewall insulating layer covers at least a side of the first semiconductor layer. A second wiring layer contacts the dopant semiconductor layer.

    Abstract translation: 目的：提供薄膜晶体管及其制造方法以增加界面面积的载流子迁移率，从而提高薄膜晶体管的场效应迁移率。 构成：栅极绝缘层（104）覆盖第一布线层。 第一半导体层与第一布线层的整个表面重叠。 第二半导体层（108）接触第一半导体层并且具有比第一半导体层低的载流子迁移率。 掺杂剂半导体层（110）与第二半导体层相邻。 侧壁绝缘层覆盖第一半导体层的至少一侧。 第二布线层与掺杂剂半导体层接触。

    반도체 기판의 제작 방법
    10.
    发明公开
    반도체 기판의 제작 방법 有权
    制造半导体基板的方法

    公开(公告)号：KR1020100036209A

    公开(公告)日：2010-04-07

    申请号：KR1020090092181

    申请日：2009-09-29

    Applicant: 가부시키가이샤 한도오따이 에네루기 켄큐쇼

    Inventor： 쿠라타모토무 ,  사사가와신야 ,  무라오카타이가

    IPC: H01L27/12

    CPC classification number: H01L21/76254

    Abstract: PURPOSE: A method for manufacturing a semiconductor substrate is provide to reduce a crystal combination even though a support substrate with a low resistance is used. CONSTITUTION: An insulation layer(102) is formed on a semiconductor substrate. A collection region is formed by irradiating the accelerated ions on the semiconductor substrate while interposing the insulation layer. The surface of the insulation layer of the semiconductor substrate faces the surface of a base substrate(110) to face each other. A semiconductor layer(112) is formed on the base substrate for a thermal process after bonding the surface of the insulation layer with the surface of the base substrate. An etching process is performed on the semiconductor layer. A laser beam(114) is irradiated to the semiconductor layer. The plasma is irradiated to the semiconductor layer.

    Abstract translation: 目的：制造半导体衬底的方法即使使用具有低电阻的支撑衬底也可以减少晶体组合。 构成：在半导体衬底上形成绝缘层（102）。 通过在插入绝缘层的同时照射半导体衬底上的加速离子形成收集区域。 半导体衬底的绝缘层的表面面向基底（110）的表面以彼此面对。 在将绝缘层的表面与基底基板的表面接合之后，在用于热处理的基底基板上形成半导体层（112）。 在半导体层上进行蚀刻处理。 激光束（114）照射到半导体层。 等离子体照射到半导体层。

Patent Agency Ranking