반도체 장치의 제작 방법 및 반도체 장치

    公开(公告)号:KR102233959B1

    公开(公告)日:2021-03-29

    申请号:KR1020207012954

    申请日:2012-01-19

    Abstract: 본발명은, 양호한특성이유지되면서, 불량이저감되고미세화가실현된반도체장치를제공하는것을목적으로한다. 반도체층을형성하고, 반도체층위에제 1 도전층을형성하고, 제 1 레지스트마스크를사용하여제 1 도전층을에칭함으로써오목부를갖는제 2 도전층을형성하고, 제 1 레지스트마스크를축소하여제 2 레지스트마스크를형성하고, 제 2 레지스트마스크를사용하여제 2 도전층을에칭함으로써주연에테이퍼형상의돌출부를각각갖는소스전극및 드레인전극을형성하고, 소스전극및 드레인전극위에반도체층의일부와접하는게이트절연층을형성하고, 게이트절연층위에서반도체층과중첩되는부분에게이트전극을형성한다.

    트랜지스터 및 그 제조 방법

    公开(公告)号:KR101794352B1

    公开(公告)日:2017-11-06

    申请号:KR1020110014613

    申请日:2011-02-18

    Abstract: 스위칭특성이양호하면서, 신뢰성이높은트랜지스터를제공한다. 예를들어, 보텀게이트톱 콘택트구조의트랜지스터를제조함에있어서, 제1 배선층을형성하고, 상기제1 배선층을덮어제1 절연막을형성하고, 상기제1 절연막위에반도체층을형성하고, 상기반도체층위에도전막을형성하고, 상기도전막에적어도 2단계의에칭을행하여제2 배선층을이격시켜형성하고, 상기 2단계의에칭이, 적어도상기도전막에대한에칭률이높고, 상기반도체층에대한에칭률이낮은조건에의해행하는제1 에칭공정과, 상기도전막및 상기반도체층에대한에칭률이, 상기제1 에칭공정보다도높은조건에의해행하는제2 에칭공정을갖는방법에의해트랜지스터를제조한다.

Patent Agency Ranking