公开(公告)号：KR20180048950A

公开(公告)日：2018-05-10

申请号：KR20187009212

申请日：2016-08-09

IPC分类号： H04L7/00 ,  H03K5/135 ,  H04L5/00 ,  H04L7/033 ,  H04L7/04 ,  H04L7/08 ,  H04L25/02

CPC分类号： H04L7/0008 ,  H03K5/135 ,  H04L5/0048 ,  H04L7/033 ,  H04L7/04 ,  H04L7/08 ,  H04L25/0272

摘要： 클록캘리브레이션을위한방법들, 장치들, 및시스템들이개시된다. 클록데이터복원회로캘리브레이션을위한방법으로서, 제 1 주파수를가지고 3-와이어, 3-상인터페이스상에서송신된각각의심볼에대한단일펄스를포함하는클록신호를제공하도록제 1 클록복원회로를구성하는단계, 및제 1 클록복원회로에의해제공된클록신호가제 1 주파수미만인주파수를가질때까지제 1 클록복원회로의지연엘리먼트에의해제공된지연주기를점진적으로증가시키는것, 및제 1 클록복원회로가제 1 주파수미만인주파수를가질경우, 제 1 클록복원회로에의해제공된클록신호가제 1 주파수와매칭하는주파수를가질때까지제 1 클록복원회로의지연엘리먼트에의해제공된지연주기를점진적으로감소시키는것에의해제 1 클록복원회로를캘리브레이트하는단계를포함한다.

公开(公告)号：KR20180028990A

公开(公告)日：2018-03-19

申请号：KR20177035532

申请日：2016-04-08

IPC分类号： H04L7/00 ,  H04L7/033 ,  H04L7/04

CPC分类号： H04L7/041 ,  H04L7/0025 ,  H04L7/0087 ,  H04L7/033 ,  H04L7/0337

摘要： 하나또는그 초과의사전설정된기준들이충족될때까지, 클록및 데이터복원(CDR; clock and data recovery) 회로(206)에서데이터 PI(phase interpolator) 코드(306) 또는크로싱 PI 코드(308) 중적어도하나를동기식으로스텝핑하기위한방법들및 장치가설명된다. 하나의예시적인방법은, 일반적으로, 조건이만족되었음을결정하는단계(502); 그결정에기반하여, CDR 회로(206)에서, 클록(302)의각각의사이클동안데이터 PI 코드(306) 또는크로싱 PI 코드(308) 중적어도하나를스텝핑하는(stepping) 단계(504); 데이터 PI 코드(306) 및크로싱 PI 코드(308)의미리결정된상태를생성하기위해하나또는그 초과의기준들에기반하여스텝핑하는단계를중지하는단계(506) - 미리결정된상태는데이터 PI 코드(306)와크로싱 PI 코드(308) 사이에오프셋을포함함 -; 데이터스트림(218)을수신하는단계(508); 및데이터 PI 코드(306)와크로싱 PI 코드(308) 사이의오프셋에기반하여데이터스트림(218) 에대해클록및 데이터복원을수행하는단계(510)를포함한다.

摘要翻译： 在时钟和数据恢复（CDR）电路206中的数据PI（相位插值器）代码306或交叉PI代码308直到满足一个或多个预定标准 用于同步地步进和接收信号的方法和装置。 一个示例性方法通常包括确定（502）该条件得到满足; 基于该确定，对CDR电路206中的时钟302的每个周期逐步（步进）504数据PI码306或交叉PI码308; 基于一个或多个标准停止步骤506以生成含义确定的数据PI代码306并交叉PI代码308.步骤506 - 306）和交叉PI码（308）; 接收（508）数据流（218）; 并且510基于数据PI码306和交叉PI码308之间的偏移量对数据流218执行时钟和数据恢复。

公开(公告)号：KR1020170137735A

公开(公告)日：2017-12-13

申请号：KR1020177028260

申请日：2016-03-30

申请人： 퀄컴 인코포레이티드

发明人： 센고쿠쇼이치로

IPC分类号： H04L7/00 ,  H04L7/033 ,  G06F1/12 ,  H03K5/133 ,  H04L25/49

CPC分类号： H04L7/0045 ,  G06F1/12 ,  H03K5/13 ,  H03K5/133 ,  H03K5/1534 ,  H04L7/0037 ,  H04L7/0087 ,  H04L7/033 ,  H04L25/49

摘要： 방법및 장치가제공된다. 그장치는클록복원회로를포함할수도있으며, 클록복원회로는, 복수의입력신호들중 하나이상의입력신호들에서제 1 펄스가수신될때 제 1 상태를가정하도록구성되는복수의입력래치들, 제 1 펄스에응답하여제 2 펄스를제공하도록구성되는조합로직, 제 2 펄스에대해지연된제 3 펄스를수신클록상에서생성하도록구성되는지연회로, 제 3 펄스에의해트리거될때 제 1 상태를캡처하도록구성되는복수의출력플립-플롭들을갖는다. 제 1 상태는복수의입력신호들중 어느것이입력펄스들을받았는지를식별할수도있다.

摘要翻译： 提供了一种方法和设备。 该装置可包括一时钟恢复电路，时钟恢复电路包括：当在多个输入信号中的一个或多个输入信号接收到第一脉冲，以便采取第一状态的多个输入锁存器被配置成， 配置时的延迟响应，用于将所述第一脉冲，以便产生一个延迟的第三脉冲提供给组合逻辑，并且所述第二脉冲被布置成提供在接收时钟电路的第二脉冲，通过第三脉冲触发捕获第一状态， 触发器具有多个输出触发器。 第一状态可以识别多个输入信号中的哪一个已经接收到输入脉冲。

公开(公告)号：KR1020170124801A

公开(公告)日：2017-11-13

申请号：KR1020160054661

申请日：2016-05-03

申请人： 에스케이하이닉스 주식회사

发明人： 정해강

IPC分类号： G06F13/42 ,  G06F13/40 ,  G06F13/38 ,  G11C7/10

CPC分类号： H04L7/033 ,  G11C7/106 ,  G11C7/1066 ,  G11C2207/107 ,  H03M9/00 ,  H04L7/0016 ,  H04L25/00

摘要： 본발명의실시예는제 1 데이터출력회로및 제 2 데이터출력회로를포함할수 있다. 상기제 1 데이터출력회로는제 1 및제 2 위상클럭에동기하여제 1 데이터를출력노드로제공할수 있다. 상기제 2 데이터출력회로는제 2 및제 3 위상클럭에동기하여제 2 데이터를상기출력노드로제공할수 있다. 상기제 1 데이터출력회로는상기제 3 위상클럭에동기하여상기제 2 데이터출력회로에대해프리차지동작또는엠파시스동작을수행할수 있다.

摘要翻译： 本发明的实施例可以包括第一数据输出电路和第二数据输出电路。 第一数据输出电路可以与第一和第二相位时钟同步地将第一数据提供给输出节点。 第二数据输出电路可以与第二和第三相时钟同步地将第二数据提供给输出节点。 第一数据输出电路可以与第三相位时钟同步地对第二数据输出电路执行预充电操作或放大操作。

公开(公告)号：KR101786543B1

公开(公告)日：2017-10-18

申请号：KR1020167012419

申请日：2013-12-13

申请人： 인텔 코포레이션

发明人： 보우-슬레이만,슬레이만

IPC分类号： H04L7/033 ,  H03L7/00 ,  H04L25/03

CPC分类号： H04L7/033 ,  H03L7/00 ,  H04L43/16

摘要： 상이한기준레벨들에대해, 데이터샘플들사이의에지샘플링시간에, 데이터신호를샘플링하기위해한 쌍의오프셋에지샘플러들을갖는데이터수신기회로에관련된방법들, 장치들및 시스템들이설명된다. 수신기회로의클록데이터복구(CDR) 회로는, 수신기회로에대해신호무결성메트릭을제공하기위해에지샘플링시간에서의데이터신호의신호레벨이오프셋에지샘플들의기준레벨들사이에있는횟수에대응하는 A-카운트를결정할수 있다. CDR 회로는 A-카운트에기초하여그것의설정들을동적으로갱신할수 있다.

摘要翻译： 对于不同的参考电平，描述了与具有用于在数据采样之间的边缘采样时间对数据信号进行采样的一对偏移边缘采样器的数据接收器电路相关的方法，设备和系统。 接收器的时钟数据恢复电路（CDR）电路，对应于次基于样品电平的偏移边缘的数据信号的边缘采样时间eseoui信号电平之间的编号，以提供信号完整性度量为接收电路A-计数 可以确定。 CDR电路可以根据A计数动态更新其设置。

公开(公告)号：KR1020170104357A

公开(公告)日：2017-09-15

申请号：KR1020160122805

申请日：2016-09-26

申请人： 삼성전자주식회사

发明人： 좡빈난 ,  배동운 ,  배정현 ,  이정원

IPC分类号： H04L25/02

CPC分类号： H04L27/2662 ,  H04L7/0058 ,  H04L7/033 ,  H04L25/022 ,  H04L25/025 ,  H04L25/0256

摘要： 고속단일주파수네트워크(high speed single frequency network (HS-SFN))에서수신기에적합한채널보간/추정및/또는주파수추적을위한장치(및그 제조방법), 시스템및 방법이제공된다. 일측면에서, 추정된주파수오프셋수정(frequency offset (FO) correction)은제1 피드백루프에서자동주파수제어모듈(automatic frequency control (AFC) module)에의해제공된, 적어도 FO 추정(frequency offset (FO) estimation)를이용하여연산되고, 채널추정(channel estimate)은상기추정된 FO 및제2 피드백루프에서상기 AFC로부터의하나이상의채널파라미터추정(channel parameter estimate)를이용하여연산된다. 다른측면에서, 위상동기루프(phase locked loop (PLL))는 l 번째직교주파수도메인멀티플렉싱(orthogonal frequency domain multiplexing, OFDM) 심볼을수신하고, l 번째 OFDM 심볼의각각의탭 i에대한탭 별위상값(per-tap phase value)을생성한다. l 번째 OFDM 심볼의탭 별위상값은 PLL 출력을생성하기위해사용되고, 나아가피드백루프에대한입력으로서도사용된다.

摘要翻译： 提供了适用于高速单频网络（HS-SFN）中的接收器的信道内插/估计和/或频率跟踪的系统，方法和方法。 在一个方面，所估计的频率偏移（FO）校正包括由第一反馈回路中的自动频率控制（AFC）模块提供的至少一个频率偏移（FO）估计， 并且信道估计是使用来自AFC的一个或多个信道参数估计在超出估计的FO和第二反馈回路中计算的。 在另一方面，锁相环（PLL）接收第1个正交频域复用（OFDM）符号并且计算第1个OFDM符号的每个抽头i的抽头相位值， 并生成每个抽头相位值。 第1个OFDM符号的分接头专用相位值用于生成PLL输出，也用作反馈回路的输入。

公开(公告)号：KR101679354B1

公开(公告)日：2016-11-24

申请号：KR1020157027548

申请日：2014-03-07

申请人： 퀄컴 인코포레이티드

发明人： 양,유진 ,  강,은모 ,  사보리,파라마즈

IPC分类号： H03D3/00 ,  H03D7/16 ,  H04L27/20 ,  H04B5/00 ,  H04L27/00

CPC分类号： H04B15/00 ,  H03D3/009 ,  H03D7/165 ,  H04B5/00 ,  H04L7/033 ,  H04L25/4902 ,  H04L27/206 ,  H04L27/2092 ,  H04L2027/0018 ,  H04L2027/0057 ,  H04L2027/0067

摘要： NFC(near field communication) 디바이스들사이의통신을위한방법은입력클록신호의에지들로부터송신신호, 동상로컬오실레이터신호, 및직교로컬오실레이터신호를생성하는단계를포함한다. 방법은, 동상베이스밴드신호를생성하기위해, 부하변조된신호를동상로컬오실레이터신호와믹싱하는단계를더 포함한다. 방법은, 직교베이스밴드신호를생성하기위해, 부하변조된신호를직교로컬오실레이터신호와믹싱하는단계를더 포함한다. 방법은, 동상베이스밴드신호의제1 신호강도및 직교베이스밴드신호의제2 신호강도에응답하여, 동상로컬오실레이터신호또는직교로컬오실레이터신호중 적어도하나의위상지연을조정하는단계를더 포함한다.

摘要翻译： 用于近场通信（NFC）设备之间的通信的方法包括从输入时钟信号的边缘产生发送信号，同相本地振荡器信号和正交本地振荡器信号。 该方法还包括将负载调制信号与同相本地振荡器信号混合以产生同相基带信号。 该方法还包括将负载调制信号与正交本地振荡器信号混合以产生正交基带信号。 该方法还包括响应于同相基带信号的第一信号强度和正交基带信号的第二信号强度来调整同相本地振荡器信号或正交本地振荡器信号中的至少一个的相位延迟 。

公开(公告)号：KR1020160028048A

公开(公告)日：2016-03-11

申请号：KR1020140116263

申请日：2014-09-02

申请人： 인하대학교 산학협력단

发明人： 양은호 ,  강진구

IPC分类号： H03L7/08 ,  H03K7/08

CPC分类号： H04L7/033 ,  H03K7/08 ,  H03L7/1976 ,  H04L7/065 ,  H04L25/4902

摘要： 데이터비트오류허용오차를개선한펄스-폭변조방식의외부레퍼런스클럭이필요없는클럭-데이터복원회로및 방법이개시된다. 데이터비트오류허용오차를개선한펄스-폭변조방식의외부레퍼런스클럭이필요없는클럭-데이터복원회로에있어서, 위상주파수감지기(Phase-frequency detector; PFD), 충전펌프(Charge pump; CP), 루프필터(Loop filter; LF), 및전압제어발진기(Voltage controlled oscillator; VCO)가순차적으로연결되어구성되는위상고정루프(Phase-locked loop; PLL); 상기위상고정루프에연결되는 D 플립플롭(Flip Flop)으로구성되는디바이더(Divider); 상기전압제어발진기의출력클럭(Clock)을클럭(Clock, clk) 단자로입력하고, in 단자에는 VDD(Logic high)를인가하며, 리셋(reset) 단자에는펄스-폭변조(Pulse-width modulation; PWM) 데이터를인가하는시프트레지스터(Shift Register; SR); 상기시프트레지스터의출력파형을통과시키는 OR 게이트; 및상기 OR 게이트뒤에배치되어입력신호로사용될셋(Set)과리셋(Reset) 신호를형성하는게이트 SR 래치(Gated SR-Latch; GSRL)를포함할수 있다.

摘要翻译： 公开了一种使用具有改进的数据位错误率容限的脉宽调制（PWM）方案的无参考时钟数据恢复电路及其方法。 使用具有改进的数据位错误率容差的PWM方案的无参考时钟数据恢复电路包括：通过顺序地连接相位频率检测器（PFD），电荷泵（CP），环路滤波器（ LF）和压控振荡器（VCO）; 由连接到PLL的D触发器组成的分频器; 用于将VCO的输出时钟输入到时钟（clk）端子的移位寄存器（SR），向输入端子施加VDD（逻辑高电平），并向复位端子施加PWM数据; 用于传递SR的输出波形的或门; 以及设置在或门后面的门控SR锁存器（GSRL），以形成要用作输入信号的置位信号和复位信号。

公开(公告)号：KR1020160008698A

公开(公告)日：2016-01-25

申请号：KR1020140088462

申请日：2014-07-14

申请人： 삼성전자주식회사

发明人： 이준희 ,  신종신 ,  정영균 ,  최동철

IPC分类号： H03L7/081 ,  H03L7/08

CPC分类号： H04L7/033 ,  H03L7/07 ,  H03L7/0807 ,  H03L7/0814 ,  H03L7/087 ,  H03L7/091 ,  H04L27/22

摘要： 본발명의실시예에따른클럭데이터복원회로는복수위상클럭신호에따라제 1 비트레이트및 제 2 비트레이트로입력데이터비트들을샘플링하는샘플러, 상기제 1 비트레이트혹은상기제 2 비트레이트로샘플링된입력데이터비트들에기초하여제 1 엣지위치신호를생성하는제 1 위상검출기, 상기제 1 비트레이트로샘플링된입력데이터비트들에기초하여제 2 엣지위치신호를생성하는제 2 위상검출기및 상기제 1 엣지위치신호및 제 2 엣지위치신호에기초하여상기입력데이터비트들을복원하는비트선택기를포함한다. 상기클럭데이터복원회로는제 1 동작모드에서제 1 레이턴시를가지고제 2 동작모드에서제 2 레이턴시를가진다. 상기클럭데이터복원회로에포함된위상검출기는상기클럭데이터복원회로의낮은레이턴시및 낮은락타임위해서로상호보완적으로결합된제 1 위상검출기및 제 2 위상검출기를포함한다.

摘要翻译： 本发明提供了一种时钟和数据恢复（CDR）电路，其包括低等待时间和短的锁定时间特性，并且扩展CDR电路的应用部分，其中CDR结构具有跟踪带宽属性，并且复合采样方法根据 操作模式和包括其的系统。 根据本发明的实施例，CDR电路包括：采样器，根据多相位时钟信号以第一比特率和第二比特率采样输入数据比特; 第一相位检测器，基于以第一比特率或第二比特率采样的输入数据比特生成第一边缘位置信号; 第二相位检测器，基于以第一位速率采样的输入数据位产生第二边沿位置信号; 以及基于所述第一边缘位置信号和所述第二边缘位置信号来恢复所述输入数据位的位选择器。 CDR电路在第一操作模式中具有第一延迟，在第二操作模式中具有第二等待时间。 包括在CDR电路中的相位检测器包括第一相位检测器和第二相位检测器，其连接成互相互补，用于CDR电路中的低延迟和低锁定时间。

公开(公告)号：KR1020150146063A

公开(公告)日：2015-12-31

申请号：KR1020140075912

申请日：2014-06-20

申请人： 고려대학교 산학협력단

发明人： 김철우 ,  최창성 ,  황세욱

IPC分类号： H03L7/081 ,  H03L7/08

CPC分类号： H03L7/07 ,  H03L7/0814 ,  H03L7/087 ,  H03L7/0891 ,  H03L7/093 ,  H03L7/0995 ,  H04L7/033

摘要： 본발명의일 실시예에따른위상고정루프는기준주파수신호와피드백된 지연고정루프주파수신호에기초하여다중위상신호를발생하고, 상기발생된다중위상신호에대응되는적어도하나의펄스를생성하는인젝션락킹부; 및상기기준주파수신호와피드백된 위상고정루프주파수신호사이의위상차이에기초하여상기위상고정루프주파수신호를제어하는위상고정루프부를포함하고, 상기위상고정루프부는상기적어도하나의펄스에기초하여상기위상고정루프주파수신호의위상을제어할수 있다.

摘要翻译： 根据本发明的一个实施例，锁相环包括：注入锁定单元，其基于参考频率信号和反馈延迟锁定环频率信号产生多相信号，并且至少一个脉冲对应于 产生多相信号; 以及锁相环单元，其基于参考频率信号和反馈锁相环频率信号之间的相位差来控制锁相环频率信号。 锁相环单元可以根据脉冲控制锁相环频率信号的相位。