利索-全球专利检索

  1. 登录
  2. 注册

搜索结果

774 条记录 (耗时 0.012 秒)

    센서 시스템
    1.
    发明授权
    센서 시스템 有权

    公开(公告)号：KR102466365B1

    公开(公告)日：2022-11-14

    申请号：KR1020217009476

    申请日：2017-12-26

    IPC分类号： H01L27/146 ,  H01L23/48 ,  H01L23/485 ,  H01L23/00

    摘要： 본시스템은이미지센서구조체및 플로우셀을포함한다. 이미지센서구조체는베이스기판상에배치되는이미지층을포함한다. 디바이스스택은이미지층상에배치된다. 본드패드는디바이스스택에배치된다. 패시베이션스택은디바이스스택과본드패드상에배치된다. 나노웰의어레이는패시베이션스택의상부층에배치된다. 실리콘관통전극(TSV)은본드패드과전기접촉한다. TSV는베이스기판을통해연장되어있다. 재배선층(RDL)은베이스기판의하부면에배치된다. RDL은 TSV와전기접촉된다. 플로우셀은그 사이에플로우채널을형성하도록패시베이션스택의상부층상에배치된다. 플로우채널은나노웰의어레이와본드패드상에배치된다.

    멀티칩 스택 반도체 패키지 및 이의 제조방법
    2.
    发明授权
    멀티칩 스택 반도체 패키지 및 이의 제조방법 有权

    公开(公告)号：KR102465955B1

    公开(公告)日：2022-11-14

    申请号：KR1020200150752

    申请日：2020-11-12

    IPC分类号： H01L23/538 ,  H01L23/00 ,  H01L23/14 ,  H01L23/31 ,  H01L23/485 ,  H01L23/532 ,  H01L23/48

    摘要： 본발명은전기적패턴이양면에각각형성된한 개이상의제1기판(110), 제1기판(110) 하면의금속층(111)에전기적으로접합되고, 한개 이상의전기적단자(121)가형성된한 개이상의제1반도체칩(120), 제1기판(110) 상면의금속층(113)에전기적으로접합되고, 한개 이상의전기적단자(131)가형성된한 개이상의제2반도체칩(130), 전기적패턴이형성되어, 제1반도체칩(120)의하면에전기적으로접합되는제2기판(140), 전기적패턴이형성되어, 제2반도체칩(130)의하면에전기적으로접합되는제3기판(150), 제1기판(110)과제1반도체칩(120)과제2반도체칩(130)을감싸서전기적으로절연하는봉지재(160), 및제1기판(110) 내지제3기판(150) 중어느한 개이상의기판으로전기적신호를전달하도록봉지재(160) 외부로노출되는한 개이상의터미널단자(170)를포함하고, 제1기판(110)을기준으로상하에각각스택되어접합된제1반도체칩(120)의상면과제2반도체칩(130)의상면사이의칩간거리(T)는 0.15mm 내지 2.0mm 범위이내이도록형성하여서, 두께를줄여박형화하면서반도체칩의집적률을높이고휨 현상및 폼팩터를최소화할수 있는, 멀티칩스택반도체패키지및 이의제조방법을개시한다.

    지문 인식 모듈 및 이를 포함하는 전자 디바이스
    6.
    发明授权
    지문 인식 모듈 및 이를 포함하는 전자 디바이스 有权

    公开(公告)号：KR102438206B1

    公开(公告)日：2022-08-31

    申请号：KR1020170178672

    申请日：2017-12-22

    IPC分类号： H01L27/32 ,  H01L51/52 ,  H01L23/485 ,  H01L23/28 ,  H01L51/00 ,  H01L23/48

    摘要： 실시예에따른지문인식모듈은기판; 상기기판상에배치되는전도성패턴부; 상기전도성패턴부상의일 영역에부분적으로배치되는보호층; 상기보호층의제1 오픈영역을통해노출된전도성패턴부위에배치되는제 1 칩; 및상기보호층의제 2 오픈영역을통해노출된전도성패턴부위에배치되는제 2 칩을포함하고, 상기제 1 칩은, 지문인식센서이고, 상기제 2 칩은, 주문형집적회로이며, 상기기판은, 일단에위치하는제 1 비절곡영역과, 상기일단과반대되는타단에위치하는제 2 비절곡영역과, 상기제 1 및 2 비절곡영역사이에위치하는절곡영역을포함하고, 상기제 1 오픈영역은상기제 1 비절곡영역상에위치하고, 상기제 2 오픈영역은상기제 2 비절곡영역상에위치한다.

    반도체 장치 및 그 제조 방법
    7.
    发明授权
    반도체 장치 및 그 제조 방법 有权

    公开(公告)号：KR102436836B1

    公开(公告)日：2022-08-26

    申请号：KR1020170080370

    申请日：2017-06-26

    IPC分类号： H01L23/485 ,  H01L23/28 ,  H01L23/538 ,  H01L25/07

    摘要： 본발명은반도체장치및 반도체장치제조방법을개시한다. 비제한적인예로써, 본발명의다양한양태는다수의인캡슐레이팅층과다수의신호분배구조를포함하는반도체장치및 그의제조방법을제공한다.

    팬-아웃 반도체 패키지
    8.
    发明授权
    팬-아웃 반도체 패키지 有权

    公开(公告)号：KR102427643B1

    公开(公告)日：2022-08-01

    申请号：KR1020180114841

    申请日：2018-09-27

    IPC分类号： H01L23/538 ,  H01L23/31 ,  H01L23/485 ,  H01L23/00

    摘要： 본개시는서로전기적으로연결된복수의배선층을포함하며, 바닥면에스타퍼층이배치된리세스부및 상기스타퍼층을관통하는관통홀을갖는프레임; 접속패드가배치된활성면및 상기활성면의반대측인비활성면을가지며, 상기비활성면이상기스타퍼층과마주하도록상기리세스부에배치된반도체칩; 상기프레임및 상기반도체칩의비활성면각각의적어도일부를덮으며, 상기리세스부의적어도일부를채우는봉합재; 및상기프레임및 상기반도체칩의활성면상에배치되며, 상기복수의배선층및 상기접속패드와전기적으로연결된재배선층을포함하는연결구조체; 를포함하는, 팬-아웃반도체패키지에관한것이다.