公开(公告)号：TW201530713A

公开(公告)日：2015-08-01

申请号：TW103144816

申请日：2014-12-22

申请人： 台灣積體電路製造股份有限公司 ,  TAIWAN SEMICONDUCTOR MANUFACTURING CO., LTD.

发明人： 阿密特 昆達 ,  AMIT KUNDU ,  洪照俊 ,  HORNG, JAWJUINN ,  陳重輝 ,  CHEN, CHUNGHUI

IPC分类号： H01L23/34 ,  H01L29/78

CPC分类号： H01L23/367 ,  H01L21/761 ,  H01L21/823431 ,  H01L23/3677 ,  H01L27/0248 ,  H01L27/0292 ,  H01L27/1211 ,  H01L29/0623 ,  H01L29/0847 ,  H01L29/6681 ,  H01L29/785 ,  H01L29/7851 ,  H01L2924/0002 ,  H01L2924/00

摘要： 一種半導體裝置，包括基材、基材上的源極區、以及基材上的保護環。保護環與源極區間隔一第一間距。半導體裝置還包括第一導熱層，形成在源極區和保護環上方，且連接源極區和保護環。半導體裝置還包括第一孔，位於第一導熱層之第一部分上方。此外，半導體裝置還包括第二孔，其與第一孔分開，且位於第一傳導層的第二部分上方。半導體裝置還包括第二導熱層，位於第一孔和第二孔上方，並且連接第一孔和第二孔。在使用中，半導體裝置產生的熱量，而且此熱量至少部分地從源極區經由第一導熱層傳遞到保護環及基材而散熱。

简体摘要： 一种半导体设备，包括基材、基材上的源极区、以及基材上的保护环。保护环与源极区间隔一第一间距。半导体设备还包括第一导热层，形成在源极区和保护环上方，且连接源极区和保护环。半导体设备还包括第一孔，位于第一导热层之第一部分上方。此外，半导体设备还包括第二孔，其与第一孔分开，且位于第一传导层的第二部分上方。半导体设备还包括第二导热层，位于第一孔和第二孔上方，并且连接第一孔和第二孔。在使用中，半导体设备产生的热量，而且此热量至少部分地从源极区经由第一导热层传递到保护环及基材而散热。

公开(公告)号：TW201401703A

公开(公告)日：2014-01-01

申请号：TW102105964

申请日：2013-02-21

申请人： 格羅方德半導體私人有限公司 ,  GLOBALFOUNDRIES SINGAPORE PTE. LTD.

发明人： 賴大偉 ,  LAI, DA WEI ,  林盈彰 ,  LIN, YING CHANG

IPC分类号： H02H9/04

CPC分类号： H03K19/00315 ,  H01L27/0292 ,  H01L2924/0002 ,  H01L2924/00

摘要： 本發明揭露一種跨域靜電放電保護架構。實施例包含將第一電力鉗位耦接至第一電力軌與第一接地軌；提供第一NMOS電晶體，其具有第一源極、第一汲極與第一閘極；將該第一源極耦接至第二接地軌；提供第一PMOS電晶體，其具有第二源極、第二汲極與第二閘極；將該第二源極耦接至該第一電力軌；以及於該第一電力軌處發生靜電放電事件期間，經由該第一電力鉗位元提供信號以導通該第一NMOS電晶體。

简体摘要： 本发明揭露一种跨域静电放电保护架构。实施例包含将第一电力钳位耦接至第一电力轨与第一接地轨；提供第一NMOS晶体管，其具有第一源极、第一汲极与第一闸极；将该第一源极耦接至第二接地轨；提供第一PMOS晶体管，其具有第二源极、第二汲极与第二闸极；将该第二源极耦接至该第一电力轨；以及于该第一电力轨处发生静电放电事件期间，经由该第一电力钳比特提供信号以导通该第一NMOS晶体管。

公开(公告)号：TWI413227B

公开(公告)日：2013-10-21

申请号：TW093130261

申请日：2004-10-06

申请人： 飛思卡爾半導體公司 ,  FREESCALE SEMICONDUCTOR, INC.

发明人： 麥可 史達金勒 ,  STOCKINGER, MICHAEL ,  詹姆士W 米勒 ,  MILLER, JAMES W.

IPC分类号： H01L23/60

CPC分类号： H01L27/0251 ,  H01L27/0292 ,  H01L2924/0002 ,  H01L2924/00

公开(公告)号：TWI378622B

公开(公告)日：2012-12-01

申请号：TW094147299

申请日：2005-12-29

申请人： 飛思卡爾半導體公司

发明人： 詹姆士W 米勒 ,  麥可G 卡金斯基 ,  麥可 史塔金傑 ,  詹姆士C 偉登

IPC分类号： H02H ,  H05F

CPC分类号： H01L27/0251 ,  H01L27/0292

摘要： 本發明提供一種靜電放電(ESD)系統，該ESD系統係用於一積體電路之輸入/輸出(I/O)單元。一排單元(201)之I/O單元包含一具有ESD觸發電路之第一類I/O單元(211)以及一具有ESD鉗制裝置(241)之第二類I/O單元(213)。在一具體實施例中，該第一類單元之ESD觸發電路係置於一主動電路平面圖中與該第二類I/O單元之ESD鉗制裝置在該平面圖中所處區域相同的區域。

简体摘要： 本发明提供一种静电放电(ESD)系统，该ESD系统系用于一集成电路之输入/输出(I/O)单元。一排单元(201)之I/O单元包含一具有ESD触发电路之第一类I/O单元(211)以及一具有ESD钳制设备(241)之第二类I/O单元(213)。在一具体实施例中，该第一类单元之ESD触发电路系置于一主动电路平面图中与该第二类I/O单元之ESD钳制设备在该平面图中所处区域相同的区域。

公开(公告)号：TW201029079A

公开(公告)日：2010-08-01

申请号：TW098139554

申请日：2009-11-20

申请人： 瑞薩科技股份有限公司

发明人： 戶羽健夫 ,  田中一雄 ,  石塚裕康

IPC分类号： H01L

CPC分类号： H01L27/0292 ,  H01L24/06 ,  H01L27/0207 ,  H01L27/0251 ,  H01L27/11898 ,  H01L2224/05553 ,  H01L2224/06 ,  H01L2924/1301 ,  H01L2924/13091 ,  H01L2924/14 ,  H01L2924/00

摘要： 本發明之課題係於PAD on I/O單元結構中，將墊片引出部之佈局配置於I/O部之大致中心，而削減半導體晶片之佈局面積。其解決方法為：於I/O部5中，將電晶體8佈局於最靠近半導體晶片之周邊部的位置。於該電晶體8之上方佈局有電阻12，且於電阻12之上方佈局有二極體10、11。於二極體10、11之上方佈局有電晶體9，且於電晶體9之上方例如夾著形成於金屬配線層上之墊片引出部5a而佈局有邏輯部6。藉此，可將墊片2至電晶體9之汲極作為同一節點，因此可將墊片引出部5a佈局於I/O部5之大致中央。

简体摘要： 本发明之课题系于PAD on I/O单元结构中，将垫片引出部之布局配置于I/O部之大致中心，而削减半导体芯片之布局面积。其解决方法为：于I/O部5中，将晶体管8布局于最靠近半导体芯片之周边部的位置。于该晶体管8之上方布局有电阻12，且于电阻12之上方布局有二极管10、11。于二极管10、11之上方布局有晶体管9，且于晶体管9之上方例如夹着形成于金属配线层上之垫片引出部5a而布局有逻辑部6。借此，可将垫片2至晶体管9之汲极作为同一节点，因此可将垫片引出部5a布局于I/O部5之大致中央。

公开(公告)号：TWI292618B

公开(公告)日：2008-01-11

申请号：TW092104895

申请日：2003-03-07

申请人： 羅姆股份有限公司 ROHM CO., LTD.

发明人： 竹村興 KO TAKEMURA ,  大谷憲司 KENJI OTANI

IPC分类号： H01L

CPC分类号： H01L27/0255 ,  H01L27/0292

摘要： 本發明提供一種半導體積體電路裝置，其係具有過電壓檢測電路，藉由減少元件數量可使晶片尺寸縮小並降低成本，並且抑制每個端子的保護電壓與檢測電壓之參差。施加過電壓時，具有第1電流所通過的第1負載部，與該第1電流成正比的第2電流所通過的第2負載部的電流鏡電路，係分別與上述複數端子a至端子m相連接，將連接至該複數端子中之一個端子之電流鏡電路的第1負載部，作為連接至其他複數端子之電流鏡電路的第1負載部共同使用，同時將該第1負載部作為過電壓保護電路，並且在連接至複數端子的電流鏡電路的各第2負載部中，分別具備有檢測第2電流的過電壓檢測電路。

简体摘要： 本发明提供一种半导体集成电路设备，其系具有过电压检测电路，借由减少组件数量可使芯片尺寸缩小并降低成本，并且抑制每个端子的保护电压与检测电压之参差。施加过电压时，具有第1电流所通过的第1负载部，与该第1电流成正比的第2电流所通过的第2负载部的电流镜电路，系分别与上述复数端子a至端子m相连接，将连接至该复数端子中之一个端子之电流镜电路的第1负载部，作为连接至其他复数端子之电流镜电路的第1负载部共同使用，同时将该第1负载部作为过电压保护电路，并且在连接至复数端子的电流镜电路的各第2负载部中，分别具备有检测第2电流的过电压检测电路。

公开(公告)号：TW200711253A

公开(公告)日：2007-03-16

申请号：TW094147299

申请日：2005-12-29

申请人： 飛思卡爾半導體公司 FREESCALE SEMICONDUCTOR, INC.

发明人： 詹姆士W 米勒 MILLER, JAMES W. ,  麥可G 卡金斯基 KHAZHINSKY, MICHAEL G. ,  麥可 史塔金傑 STOCKINGER, MICHAEL ,  詹姆士C 偉登 WELDON, JAMES C.

IPC分类号： H02H ,  H05F

CPC分类号： H01L27/0251 ,  H01L27/0292

摘要： 本發明提供一種靜電放電(ESD)系統,該ESD系統係用於一積體電路之輸入/輸出(I/O)單元。一排單元(201)之I/O單元包含一具有ESD觸發電路之第一類I/O單元(211)以及一具有ESD鉗制裝置(241)之第二類I/O單元(213)。在一具體實施例中,該第一類單元之ESD觸發電路係置於一主動電路平面圖中與該第二類I/O單元之ESD鉗制裝置在該平面圖中所處區域相同的區域。

简体摘要： 本发明提供一种静电放电(ESD)系统,该ESD系统系用于一集成电路之输入/输出(I/O)单元。一排单元(201)之I/O单元包含一具有ESD触发电路之第一类I/O单元(211)以及一具有ESD钳制设备(241)之第二类I/O单元(213)。在一具体实施例中,该第一类单元之ESD触发电路系置于一主动电路平面图中与该第二类I/O单元之ESD钳制设备在该平面图中所处区域相同的区域。

公开(公告)号：TWI240404B

公开(公告)日：2005-09-21

申请号：TW093118054

申请日：2004-06-23

申请人： 聯詠科技股份有限公司 NOVATEK MICROELECTRONICS CORP.

发明人： 張智毅 CHANG, CHYH YIH

IPC分类号： H01L

CPC分类号： H01L27/0251 ,  H01L27/0292

摘要： 一種分離電源式靜電放電保護電路，耦接於第一電源供應線與第二電源供應線之間。分離電源式靜電放電保護電路包括：第一二極體，具有陽極與陰極，其中陽極耦接至第一電源供應線；第一金屬氧化物半導體元件，具有閘極、源極與汲極，其中汲極耦接至第一二極體之陰極且源極耦接至該第二電源供應線；以及第二二極體，具有陽極與陰極，其中陽極耦接至第二電源供應線，陰極耦接至第一電源供應線。第一二極體與第一金屬氧化物半導體元件構成具有寄生矽控整流器之結構，以在靜電放電產生時，提供靜電放電路徑。

简体摘要： 一种分离电源式静电放电保护电路，耦接于第一电源供应线与第二电源供应线之间。分离电源式静电放电保护电路包括：第一二极管，具有阳极与阴极，其中阳极耦接至第一电源供应线；第一金属氧化物半导体组件，具有闸极、源极与汲极，其中汲极耦接至第一二极管之阴极且源极耦接至该第二电源供应线；以及第二二极管，具有阳极与阴极，其中阳极耦接至第二电源供应线，阴极耦接至第一电源供应线。第一二极管与第一金属氧化物半导体组件构成具有寄生硅控整流器之结构，以在静电放电产生时，提供静电放电路径。

公开(公告)号：TW200418164A

公开(公告)日：2004-09-16

申请号：TW092121383

申请日：2003-08-05

申请人： 摩托羅拉公司 MOTOROLA INC.

发明人： 詹姆士W. 米勒 JAMES W. MILLER ,  傑佛瑞B. 哈爾 GEOFFREY B. HALL ,  亞歷山大 柯瑞辛 ALEXANDER KRASIN ,  麥可 史塔金傑 MICHAEL STOCKINGER ,  馬修D. 艾克斯 MATTHEW D. AKERS ,  維舒奴G. 卡瑪特 VISHNU G. KAMAT

IPC分类号： H01L

CPC分类号： H01L27/0292 ,  H01L27/0251 ,  H01L2924/0002 ,  H01L2924/00

摘要： 一種靜電放電(ESD)保護電路(9)，其包含複數個輸入輸出和電源供應打線墊單元(22，40)，這些單元包含需要靜電放電保護的外部打線墊(31，41)和電路。此保護電路包含平行耦合在一靜電放電匯流排(14)和VSS匯流排(18)間，且分散於此複數個打線墊單元間的並聯裝置(36，46)之陣列。一或更多的激勵電路(50)控制這些並聯裝置。靜電放電事件自任何受壓的打線墊耦合到兩分開的匯流排：將高靜電放電電流導流到多重並聯裝置之正電流電極的靜電放電匯流排，和控制這些激勵電路的昇壓匯流排(12)。在一靜電放電事件期間，這些激勵電路驅動這些並聯裝置的控制電極到一高於先前技藝電路的可能電壓位準，因此減少這些並聯裝置的啟動電阻。

简体摘要： 一种静电放电(ESD)保护电路(9)，其包含复数个输入输出和电源供应打线垫单元(22，40)，这些单元包含需要静电放电保护的外部打线垫(31，41)和电路。此保护电路包含平行耦合在一静电放电总线(14)和VSS总线(18)间，且分散于此复数个打线垫单元间的并联设备(36，46)之数组。一或更多的激励电路(50)控制这些并联设备。静电放电事件自任何受压的打线垫耦合到两分开的总线：将高静电放电电流导流到多重并联设备之正电流电极的静电放电总线，和控制这些激励电路的升压总线(12)。在一静电放电事件期间，这些激励电路驱动这些并联设备的控制电极到一高于先前技艺电路的可能电压位准，因此减少这些并联设备的启动电阻。

公开(公告)号：TW201737224A

公开(公告)日：2017-10-16

申请号：TW105142022

申请日：2016-12-19

申请人： 京東方科技集團股份有限公司 ,  BOE TECHNOLOGY GROUP CO., LTD.

发明人： 程鴻飛 ,  CHENG, HONGFEI

IPC分类号： G09F9/33

CPC分类号： H01L27/0266 ,  G02F1/1362 ,  H01L27/0292 ,  H01L27/0296 ,  H01L27/124

摘要： 一種陣列基板和顯示裝置。陣列基板包括基板。基板包括畫素區域和圍繞畫素區域的周邊區域，其中畫素區域和周邊區域設置有閘極線，並且周邊區域設置有靜電釋放支路、第一靜電保護單元和靜電保護線。靜電釋放支路與閘極線的預設段並聯，並且閘極線的預設段位於周邊區域。第一靜電保護單元分別與靜電釋放支路和靜電保護線連接。

简体摘要： 一种数组基板和显示设备。数组基板包括基板。基板包括像素区域和围绕像素区域的周边区域，其中像素区域和周边区域设置有闸极线，并且周边区域设置有静电释放支路、第一静电保护单元和静电保护线。静电释放支路与闸极线的默认段并联，并且闸极线的默认段位于周边区域。第一静电保护单元分别与静电释放支路和静电保护线连接。