半導體基板、半導體基板的製造方法及異質接合雙極電晶體
    4.
    发明专利
    半導體基板、半導體基板的製造方法及異質接合雙極電晶體 审中-公开
    半导体基板、半导体基板的制造方法及异质接合双极晶体管

    公开(公告)号:TW201709339A

    公开(公告)日:2017-03-01

    申请号:TW105119528

    申请日:2016-06-22

    IPC分类号: H01L21/331 H01L29/73

    摘要: 本發明之課題在於提供一種即使如InGaAs般之矽原子的摻雜效率低之半導體結晶,亦能夠以較少之矽原子的導入量而得到充分的電傳導度之技術。 本發明之解決手段,係提供一種半導體基板,其係具有:顯示出p型或n型的第1傳導型之第1半導體結晶層、顯示出與第1傳導型不同之第2傳導型之第2半導體結晶層、顯示出第1傳導型且能帶隙較第2半導體結晶層大之第3半導體結晶層、以及顯示出第1傳導型且能帶隙較第3半導體結晶層小之第4半導體結晶層,其中,第4半導體結晶層係含有:成為顯示出第1傳導型之第1載子的產生源之第1原子、以及成為顯示出第2傳導型之第2載子的產生源之第2原子,第4半導體結晶層於霍爾效應測定中,具有1×1019[cm-3]以上的載子濃度、及1000[cm2/Vs]以上的移動率。

    简体摘要: 本发明之课题在于提供一种即使如InGaAs般之硅原子的掺杂效率低之半导体结晶,亦能够以较少之硅原子的导入量而得到充分的电传导度之技术。 本发明之解决手段,系提供一种半导体基板,其系具有:显示出p型或n型的第1传导型之第1半导体结晶层、显示出与第1传导型不同之第2传导型之第2半导体结晶层、显示出第1传导型且能带隙较第2半导体结晶层大之第3半导体结晶层、以及显示出第1传导型且能带隙较第3半导体结晶层小之第4半导体结晶层,其中,第4半导体结晶层系含有:成为显示出第1传导型之第1载子的产生源之第1原子、以及成为显示出第2传导型之第2载子的产生源之第2原子,第4半导体结晶层于霍尔效应测定中,具有1×1019[cm-3]以上的载子浓度、及1000[cm2/Vs]以上的移动率。

    半導體基板的製造方法及半導體基板 MANUFACTURING METHOD FOR SEMICONDCUTOR SUBSTRATE AND SEMICONDUCTOR SUBSTRATE
    6.
    发明专利
    半導體基板的製造方法及半導體基板 MANUFACTURING METHOD FOR SEMICONDCUTOR SUBSTRATE AND SEMICONDUCTOR SUBSTRATE 审中-公开
    半导体基板的制造方法及半导体基板 MANUFACTURING METHOD FOR SEMICONDCUTOR SUBSTRATE AND SEMICONDUCTOR SUBSTRATE

    公开(公告)号:TW201036037A

    公开(公告)日:2010-10-01

    申请号:TW099102376

    申请日:2010-01-28

    发明人: 秦淳也 中野強

    IPC分类号: H01L

    摘要: 本發明係提供一種半導體基板的製造方法,係包括將基底基板設置於反應容器內部的階段;以及在反應容器供給由3族元素之有機金屬化合物所構成的3族原料氣體、由5族元素所構成的5族原料氣體、以及含有被摻雜在半導體內成為施體之雜質的雜質氣體,於基底基板令p型3-5族化合物半導體磊晶生長的階段;其中,在於基底基板令p型3-5族化合物半導體磊晶生長的階段,以令p型3-5族化合物半導體之殘留載體濃度N(cm-3)以及厚度d(cm)的積N�d(cm-2)成為8.0�1011以下的方式,設定雜質氣體之流量、以及5族原料氣體相對於3族原料氣體之流量比。

    简体摘要: 本发明系提供一种半导体基板的制造方法,系包括将基底基板设置于反应容器内部的阶段;以及在反应容器供给由3族元素之有机金属化合物所构成的3族原料气体、由5族元素所构成的5族原料气体、以及含有被掺杂在半导体内成为施体之杂质的杂质气体,于基底基板令p型3-5族化合物半导体磊晶生长的阶段;其中,在于基底基板令p型3-5族化合物半导体磊晶生长的阶段,以令p型3-5族化合物半导体之残留载体浓度N(cm-3)以及厚度d(cm)的积N�d(cm-2)成为8.0�1011以下的方式,设置杂质气体之流量、以及5族原料气体相对于3族原料气体之流量比。

    半導體基板、半導體基板之製造方法、半導體基板之判定方法,以及電子裝置 SEMICONDUCTOR SUBSTRATE, METHOD FOR MAKING A SEMICONDUCTOR SUBSTRATE, METHOD FOR JUDGING A SEMICONDUCTOR SUBSTRATE, AND AN ELECTRONIC DEVICE
    8.
    发明专利
    半導體基板、半導體基板之製造方法、半導體基板之判定方法,以及電子裝置 SEMICONDUCTOR SUBSTRATE, METHOD FOR MAKING A SEMICONDUCTOR SUBSTRATE, METHOD FOR JUDGING A SEMICONDUCTOR SUBSTRATE, AND AN ELECTRONIC DEVICE 审中-公开
    半导体基板、半导体基板之制造方法、半导体基板之判定方法,以及电子设备 SEMICONDUCTOR SUBSTRATE, METHOD FOR MAKING A SEMICONDUCTOR SUBSTRATE, METHOD FOR JUDGING A SEMICONDUCTOR SUBSTRATE, AND AN ELECTRONIC DEVICE

    公开(公告)号:TW201039377A

    公开(公告)日:2010-11-01

    申请号:TW099110514

    申请日:2010-04-06

    发明人: 中野強

    IPC分类号: H01L G01R

    摘要: 本發明的目的在於提供改善了電壓對電流特性之線形性的高性能化合物半導體磊晶基板、其製造方法、及其判定方法。本發明提供之半導體基板係具有:化合物半導體,產生2次元載子氣;載子供給用半導體,供給載子至該化合物半導體;以及移動度降低用半導體,配置於該化合物半導體與該載子供給用半導體之間,且具有使該載子之移動度較在該化合物半導體的載子之移動度更小的移動度降低用因子。

    简体摘要: 本发明的目的在于提供改善了电压对电流特性之线形性的高性能化合物半导体磊晶基板、其制造方法、及其判定方法。本发明提供之半导体基板系具有:化合物半导体,产生2次元载子气;载子供给用半导体,供给载子至该化合物半导体;以及移动度降低用半导体,配置于该化合物半导体与该载子供给用半导体之间,且具有使该载子之移动度较在该化合物半导体的载子之移动度更小的移动度降低用因子。

    半導體基板之製造方法及半導體基板 METHOD FOR MAKING A SEMICONDUCTOR SUBSTRATE, AND SEMICONDUCTOR SUBSTRATE
    10.
    发明专利
    半導體基板之製造方法及半導體基板 METHOD FOR MAKING A SEMICONDUCTOR SUBSTRATE, AND SEMICONDUCTOR SUBSTRATE 审中-公开
    半导体基板之制造方法及半导体基板 METHOD FOR MAKING A SEMICONDUCTOR SUBSTRATE, AND SEMICONDUCTOR SUBSTRATE

    公开(公告)号:TW201115625A

    公开(公告)日:2011-05-01

    申请号:TW099110686

    申请日:2010-04-07

    IPC分类号: H01L

    摘要: 本發明提供一種製造適於在單一半導體基板上形成如HBT及EFT之複數個不同種類的裝置之半導體基板之方法。本發明提供一種半導體基板之製造方法,其係重複進行複數個階段以製造複數個半導體基板之方法,該複數個階段係包括在使半導體結晶成長之反應容器內導入第1雜質氣體之階段,該第1雜質氣體係包含具有第1雜質原子做為構成要素之單體或化合物,其中,該製造方法係具備下述階段:在導入第1雜質氣體之階段後將所製得之半導體基板取出之階段;於反應容器內設置第1半導體之階段;在反應容器內導入第2雜質氣體之階段,該第2雜質氣體係包含具有在第1半導體內顯示與第1雜質原子相反的傳導型之第2雜質原子做為構成要素之單體或化合物;在第2雜質氣體之環境中將第1半導體加熱之階段;以及在經加熱之第1半導體上使第2半導體結晶成長之階段。

    简体摘要: 本发明提供一种制造适于在单一半导体基板上形成如HBT及EFT之复数个不同种类的设备之半导体基板之方法。本发明提供一种半导体基板之制造方法,其系重复进行复数个阶段以制造复数个半导体基板之方法,该复数个阶段系包括在使半导体结晶成长之反应容器内导入第1杂质气体之阶段,该第1杂质气体系包含具有第1杂质原子做为构成要素之单体或化合物,其中,该制造方法系具备下述阶段:在导入第1杂质气体之阶段后将所制得之半导体基板取出之阶段;于反应容器内设置第1半导体之阶段;在反应容器内导入第2杂质气体之阶段,该第2杂质气体系包含具有在第1半导体内显示与第1杂质原子相反的传导型之第2杂质原子做为构成要素之单体或化合物;在第2杂质气体之环境中将第1半导体加热之阶段;以及在经加热之第1半导体上使第2半导体结晶成长之阶段。