半導體基板、半導體基板之製造方法及電子裝置 SEMICONDUCTOR SUBSTRATE, PRODUCING METHOD OF SEMICONDUCTOR SUBSTRATE AND ELECTRONIC DEVICE
    5.
    发明专利
    半導體基板、半導體基板之製造方法及電子裝置 SEMICONDUCTOR SUBSTRATE, PRODUCING METHOD OF SEMICONDUCTOR SUBSTRATE AND ELECTRONIC DEVICE 审中-公开
    半导体基板、半导体基板之制造方法及电子设备 SEMICONDUCTOR SUBSTRATE, PRODUCING METHOD OF SEMICONDUCTOR SUBSTRATE AND ELECTRONIC DEVICE

    公开(公告)号:TW201101461A

    公开(公告)日:2011-01-01

    申请号:TW099110689

    申请日:2010-04-07

    发明人: 市川磨

    IPC分类号: H01L

    摘要: 本發明係提供一種適於在單一半導體基板上形成如HBT及FET之複數個不同種類裝置之化合物半導體基板。亦即,本發明係提供一種半導體基板,其具備:第1半導體;載子陷阱層,形成於第1半導體上,具有電子捕獲中心或電洞捕獲中心;第2半導體,磊晶成長於載子陷阱層上,發揮作為供自由電子或自由電洞移動之通道功能;及第3半導體,包含以磊晶成長於第2半導體上之N型半導體/P型半導體/N型半導體所表示之疊層體、或以磊晶成長於前述第2半導體上之P型半導體/N型半導體/P型半導體所表示之疊層體。

    简体摘要: 本发明系提供一种适于在单一半导体基板上形成如HBT及FET之复数个不同种类设备之化合物半导体基板。亦即,本发明系提供一种半导体基板,其具备:第1半导体;载子猫腻层,形成于第1半导体上,具有电子捕获中心或电洞捕获中心;第2半导体,磊晶成长于载子猫腻层上,发挥作为供自由电子或自由电洞移动之信道功能;及第3半导体,包含以磊晶成长于第2半导体上之N型半导体/P型半导体/N型半导体所表示之叠层体、或以磊晶成长于前述第2半导体上之P型半导体/N型半导体/P型半导体所表示之叠层体。

    化合物半導體開關電路裝置 CHEMICAL COMPOUND SEMICONDUCTOR SWITCH CIRCUIT DEVICE
    7.
    发明专利
    化合物半導體開關電路裝置 CHEMICAL COMPOUND SEMICONDUCTOR SWITCH CIRCUIT DEVICE 失效
    化合物半导体开关电路设备 CHEMICAL COMPOUND SEMICONDUCTOR SWITCH CIRCUIT DEVICE

    公开(公告)号:TWI300599B

    公开(公告)日:2008-09-01

    申请号:TW094135638

    申请日:2005-10-13

    IPC分类号: H01L

    摘要: 本發明之課題在於,在開關MMIC中,為了提高靜電破壞電壓,
    係有將控制電阻近接配置於共通輸入端子墊及輸出端子墊,並利
    用墊片之周邊雜質區域來連接保護元件之情況。然而,由於電阻
    値較低的控制電阻以及保護元件的寄生電容,而會產生高頻信號
    的通過,導致絕緣惡化之問題。
    本發明之解決手段為,在開關元件與近旁的保護元件之間,
    以及相鄰之保護元件之間的控制電阻,連接高電阻體。藉此可遮
    斷高頻信號的通過,即使因連接保護元件而產生寄生電容,亦可
    防止高頻信號的洩漏。因此可提高靜電破壞電壓,並抑制隔離絕
    緣的惡化。

    简体摘要: 本发明之课题在于,在开关MMIC中,为了提高静电破坏电压, 系有将控制电阻近接配置于共通输入端子垫及输出端子垫,并利 用垫片之周边杂质区域来连接保护组件之情况。然而,由于电阻 値较低的控制电阻以及保护组件的寄生电容,而会产生高频信号 的通过,导致绝缘恶化之问题。 本发明之解决手段为,在开关组件与近旁的保护组件之间, 以及相邻之保护组件之间的控制电阻,连接高电阻体。借此可遮 断高频信号的通过,即使因连接保护组件而产生寄生电容,亦可 防止高频信号的泄漏。因此可提高静电破坏电压,并抑制隔离绝 缘的恶化。

    形成自動對準選擇性蝕刻雙凹部高電子移動率電晶體之方法 METHOD OF FORMING A SELF-ALIGNED, SELECTIVELY ETCHED, DOUBLE RECESS HIGH ELECTRON MOBILITY TRANSISTOR
    8.
    发明专利
    形成自動對準選擇性蝕刻雙凹部高電子移動率電晶體之方法 METHOD OF FORMING A SELF-ALIGNED, SELECTIVELY ETCHED, DOUBLE RECESS HIGH ELECTRON MOBILITY TRANSISTOR 有权
    形成自动对准选择性蚀刻双凹部高电子移动率晶体管之方法 METHOD OF FORMING A SELF-ALIGNED, SELECTIVELY ETCHED, DOUBLE RECESS HIGH ELECTRON MOBILITY TRANSISTOR

    公开(公告)号:TWI277145B

    公开(公告)日:2007-03-21

    申请号:TW092129031

    申请日:2003-10-20

    IPC分类号: H01L

    摘要: 提供一種用以形成一自動對準,選擇性地蝕刻,雙凹部高電子移動率之電晶體。這方法包含提供一具有III-V族基底之半導體結構;一第一相當寬帶間隙層,一通道層,一第二相當寬帶間隙蕭特基層,一蝕刻中止層;一蝕刻中止層上之III-V族第三寬帶間隙層;以及一第三相當寬帶間隙層上之歐姆接觸層。一罩幕設有一閘極接觸孔,使歐姆接觸層之一閘極區曝光。使一第一濕式化學蝕刻劑與由閘極接觸孔所曝光之歐姆接觸部接觸。第一濕式化學劑選擇性地移除歐姆接觸層之曝光部位及第三相當寬帶間隙層之下層部位。蝕刻中止層禁止第一濕式化學蝕刻劑移除這種蝕刻中止層部位。接著,使第二濕式化學蝕刻劑與由第一濕式化學蝕刻劑所蝕刻之結構接觸。第二濕式化學蝕刻劑選擇性地移除歐姆接觸層之曝光部位而留下實質上未被蝕刻之第三相當寬帶間隙之曝光部位,蕭特基接觸層及蝕刻中止層。移除蝕刻中止層。將一金屬層沈積遍佈在罩幕之上並經由其間之閘極孔沈積在蕭特基接觸層上,並與蕭特基接觸層作蕭特基接觸。

    简体摘要: 提供一种用以形成一自动对准,选择性地蚀刻,双凹部高电子移动率之晶体管。这方法包含提供一具有III-V族基底之半导体结构;一第一相当宽带间隙层,一信道层,一第二相当宽带间隙萧特基层,一蚀刻中止层;一蚀刻中止层上之III-V族第三宽带间隙层;以及一第三相当宽带间隙层上之欧姆接触层。一罩幕设有一闸极接触孔,使欧姆接触层之一闸极区曝光。使一第一湿式化学蚀刻剂与由闸极接触孔所曝光之欧姆接触部接触。第一湿式化学剂选择性地移除欧姆接触层之曝光部位及第三相当宽带间隙层之下层部位。蚀刻中止层禁止第一湿式化学蚀刻剂移除这种蚀刻中止层部位。接着,使第二湿式化学蚀刻剂与由第一湿式化学蚀刻剂所蚀刻之结构接触。第二湿式化学蚀刻剂选择性地移除欧姆接触层之曝光部位而留下实质上未被蚀刻之第三相当宽带间隙之曝光部位,萧特基接触层及蚀刻中止层。移除蚀刻中止层。将一金属层沉积遍布在罩幕之上并经由其间之闸极孔沉积在萧特基接触层上,并与萧特基接触层作萧特基接触。

    半導體裝置
    9.
    发明专利
    半導體裝置 有权
    半导体设备

    公开(公告)号:TWI261322B

    公开(公告)日:2006-09-01

    申请号:TW092119147

    申请日:2003-07-14

    IPC分类号: H01L

    摘要: 本發明之半導體裝置,係可進行全增強動作,且可實現低失真高效率特性優之功率電晶體者。其在單晶GaAs構成的基板(1)之一面上,隔著緩衝層(2),依次層積有AlGaAs構成的第二障壁層(3)、InGaAs構成的通道層(4)、InGaP構成的第三障壁層(12)、及AlGaAs構成的第一障壁層(11)。在第一障壁層(11)與第三障壁層(12)之間,當第一障壁層(11)之電子親和力為X1、其能帶隙為Eg1,第三障壁層(12)之電子親和力為X3、其能帶隙為Eg3時,就成立X1-X3≦0.5×(Eg3-Eg1)之關係。

    简体摘要: 本发明之半导体设备,系可进行全增强动作,且可实现低失真高效率特性优之功率晶体管者。其在单晶GaAs构成的基板(1)之一面上,隔着缓冲层(2),依次层积有AlGaAs构成的第二障壁层(3)、InGaAs构成的信道层(4)、InGaP构成的第三障壁层(12)、及AlGaAs构成的第一障壁层(11)。在第一障壁层(11)与第三障壁层(12)之间,当第一障壁层(11)之电子亲和力为X1、其能带隙为Eg1,第三障壁层(12)之电子亲和力为X3、其能带隙为Eg3时,就成立X1-X3≦0.5×(Eg3-Eg1)之关系。

    半導體裝置
    10.
    发明专利
    半導體裝置 失效
    半导体设备

    公开(公告)号:TWI231995B

    公开(公告)日:2005-05-01

    申请号:TW092136229

    申请日:2003-12-19

    发明人: 野田隆夫

    IPC分类号: H01L

    摘要: 一種半導體裝置,其特徵為:具備有GaAs基板;被設置在GaAs基板上,由至少一部分之晶格常數比GaAs大的半導體所構成之緩衝層;被設置在上述緩衝層之上面包含有通道層和電子供給層之疊層體,上述通道層是由 Inu1Ga1-u1As所構成,上述電子供給層是由n型 Inv1Al1-v1As所構成之疊層體;被設置在上述疊層體之上面包含有無摻雜Inv2Al1-v2As層之肖特基接觸(Schottky Contact)層;被設置在上述肖特基接觸層之上面的n型 Inx(Ga1-YAlY)1-xP層;被設置在上述n型 Inx(Ga1-YAlY)1-xP層之上面的n型Inu2Ga1-u2As歐姆接觸層;被設置在上述肖特基接觸層之上面的閘極電極;和被設置在上述歐姆接觸層之上面的源極電極及汲極電極,
    上述Inx(Ga1-YAlY)1-xP層是具有帶隙擁有自上述肖特基接觸層朝向上述歐姆接觸層連續性或斷續性縮小之分布的部分。

    简体摘要: 一种半导体设备,其特征为:具备有GaAs基板;被设置在GaAs基板上,由至少一部分之晶格常数比GaAs大的半导体所构成之缓冲层;被设置在上述缓冲层之上面包含有信道层和电子供给层之叠层体,上述信道层是由 Inu1Ga1-u1As所构成,上述电子供给层是由n型 Inv1Al1-v1As所构成之叠层体;被设置在上述叠层体之上面包含有无掺杂Inv2Al1-v2As层之肖特基接触(Schottky Contact)层;被设置在上述肖特基接触层之上面的n型 Inx(Ga1-YAlY)1-xP层;被设置在上述n型 Inx(Ga1-YAlY)1-xP层之上面的n型Inu2Ga1-u2As欧姆接触层;被设置在上述肖特基接触层之上面的闸极电极;和被设置在上述欧姆接触层之上面的源极电极及汲极电极, 上述Inx(Ga1-YAlY)1-xP层是具有带隙拥有自上述肖特基接触层朝向上述欧姆接触层连续性或断续性缩小之分布的部分。