公开(公告)号：TW535237B

公开(公告)日：2003-06-01

申请号：TW088113436

申请日：1999-08-06

Applicant: 台灣積體電路製造股份有限公司

Inventor： 游秋山

IPC: H01L

Abstract: 本發明提供一種金氧半電晶體的製造方法，其適用於形成有閘極電極的P(或N)型矽基底，而上述閘極電極下方之矽基底稱為通道，上述製造方法包括，施以第1次N(或 P)型離子植入步驟，以在上述通道的兩側形成源極/汲極的N(或P)型淡摻雜區域，然後，以斜角方式進行氧(或氮)的植入步驟，而在靠近上述通道側的上述N(或P)型淡摻雜區域下方的PN接面形成氧(或氮)摻雜區，在上述閘極電極的側壁形成間隙壁。然後，施以第2次N(或P)型離子植入步驟，以在上述通道的兩側形成源極/汲極的N(或P)型濃摻雜區域。其次，利用熱製程，使氧摻雜區的氧與矽反應而形成二氧化矽層(或氮化矽層)，以切斷次臨限漏電。

Abstract in simplified Chinese: 本发明提供一种金氧半晶体管的制造方法，其适用于形成有闸极电极的P(或N)型硅基底，而上述闸极电极下方之硅基底称为信道，上述制造方法包括，施以第1次N(或 P)型离子植入步骤，以在上述信道的两侧形成源极/汲极的N(或P)型淡掺杂区域，然后，以斜角方式进行氧(或氮)的植入步骤，而在靠近上述信道侧的上述N(或P)型淡掺杂区域下方的pn结形成氧(或氮)掺杂区，在上述闸极电极的侧壁形成间隙壁。然后，施以第2次N(或P)型离子植入步骤，以在上述信道的两侧形成源极/汲极的N(或P)型浓掺杂区域。其次，利用热制程，使氧掺杂区的氧与硅反应而形成二氧化硅层(或氮化硅层)，以切断次临限漏电。

公开(公告)号：TW393702B

公开(公告)日：2000-06-11

申请号：TW084104687

申请日：1995-05-11

Applicant: 台灣積體電路製造股份有限公司

Inventor： 游秋山

IPC: H01L

Abstract: 本案係關於一種以離子植入隔離元件之方法，其包括:形成一罩幕層於一矽基板之上;以光學微影及蝕刻技術選擇性地除去部份隔離區上方之罩幕層;植入離子至該隔離區之矽基板內;對該矽基板實施高溫回火，俾該離子與矽基板之矽反應，而於該隔離區形成一絕緣物，俾可隔離矽基板上之元件。

Abstract in simplified Chinese: 本案系关于一种以离子植入隔离组件之方法，其包括:形成一罩幕层于一硅基板之上;以光学微影及蚀刻技术选择性地除去部份隔离区上方之罩幕层;植入离子至该隔离区之硅基板内;对该硅基板实施高温回火，俾该离子与硅基板之硅反应，而于该隔离区形成一绝缘物，俾可隔离硅基板上之组件。

公开(公告)号：TW373246B

公开(公告)日：1999-11-01

申请号：TW087103779

申请日：1998-03-13

Applicant: 台灣積體電路製造股份有限公司

Inventor： 梁孟松 ,  李進源 ,  游秋山

IPC: H01L

Abstract: 一種介面電壓調整裝置之閘極結構，包括：一基底；一閘極絕緣層，形成於基底表面；一第一導電層，形成於閘極絕緣層表面；一堆疊結構，依序，至少包括一層間絕緣層及一第二導電層，其形成於第一導電層表面，且堆疊結構係依據不同之屬邏輯１位階之介面電壓，來選擇第一、第二導電層所需之面積，以決定其跨過層間絕緣層形成之一第一分壓，及跨過閘極絕緣層形成之一第二分壓，且使第二分壓導通閘極結構。如此在製程上可使介面電壓調整裝置及耦接之內部電路內之閘極結構，均形成相同厚度之閘極絕緣層。

Abstract in simplified Chinese: 一种界面电压调整设备之闸极结构，包括：一基底；一闸极绝缘层，形成于基底表面；一第一导电层，形成于闸极绝缘层表面；一堆栈结构，依序，至少包括一层间绝缘层及一第二导电层，其形成于第一导电层表面，且堆栈结构系依据不同之属逻辑１位阶之界面电压，来选择第一、第二导电层所需之面积，以决定其跨过层间绝缘层形成之一第一分压，及跨过闸极绝缘层形成之一第二分压，且使第二分压导通闸极结构。如此在制程上可使界面电压调整设备及耦接之内部电路内之闸极结构，均形成相同厚度之闸极绝缘层。

公开(公告)号：TW358227B

公开(公告)日：1999-05-11

申请号：TW085106208

申请日：1996-05-24

Applicant: 台灣積體電路製造股份有限公司

Inventor： 游秋山

IPC: H01L

Abstract: 本發明揭露了一種積體電路之金屬結構(Metallization)的製造方法，所述【金屬結構】改善積體電路之電致遷移特性(Electromigration Performance)。首先，在半導體基板上(Semiconductor Substrate)形成半導體元件結構(Semiconductor Device Structure)，接著，在所述【半導體元件結構】上方形成一層絕緣層(Insulating Layer)，然後，在所述【絕緣層】上形成淺凹溝(Shallow Trench)。接著，蝕刻所述【淺凹溝】內之所述【絕緣層】一直到接觸到所述【半導體元件結構】，以形成接觸窗(Contact Opening)，所述【接觸窗】之寬度小於所述【淺凹溝】之寬度。接著，沉積一層導電層(Conducting Layer)，所述【導電層】之一部份埋在所述【淺凹溝】內，因此降低所述【導電層】之階梯高度(Step Height)，改善平坦化效果，改善積體電路之電致遷移特性。

Abstract in simplified Chinese: 本发明揭露了一种集成电路之金属结构(Metallization)的制造方法，所述【金属结构】改善集成电路之电致迁移特性(Electromigration Performance)。首先，在半导体基板上(Semiconductor Substrate)形成半导体组件结构(Semiconductor Device Structure)，接着，在所述【半导体组件结构】上方形成一层绝缘层(Insulating Layer)，然后，在所述【绝缘层】上形成浅凹沟(Shallow Trench)。接着，蚀刻所述【浅凹沟】内之所述【绝缘层】一直到接触到所述【半导体组件结构】，以形成接触窗(Contact Opening)，所述【接触窗】之宽度小于所述【浅凹沟】之宽度。接着，沉积一层导电层(Conducting Layer)，所述【导电层】之一部份埋在所述【浅凹沟】内，因此降低所述【导电层】之阶梯高度(Step Height)，改善平坦化效果，改善集成电路之电致迁移特性。

公开(公告)号：TW332326B

公开(公告)日：1998-05-21

申请号：TW086109362

申请日：1997-07-03

Applicant: 台灣積體電路製造股份有限公司

Inventor： 梁孟松 ,  游秋山

IPC: H01L

Abstract: 一種埋入式記憶體結構及其製造方法，首先，提供半導體基底，在其上形成墊氧化層以及氮化物層。在氮化物層上形成第一光阻層，以第一光阻層為罩幕，蝕刻氮化物層。然後進行熱氧化步驟，在露出之墊氧化層處形成場氧化層。接著，形成第二光阻層，此時第二光阻層完全覆蓋住場氧化層的部份。再進行蝕刻步驟，以第二光阻層為罩幕，在半導體基底中形成渠溝。然後，覆蓋氧化物層，並研磨氧化物層使得其與氮化物層表面約同高。以及在場氧化層隔離出的主動區域上，形成記憶體元件，且在渠溝隔離出的主動區域上，形成邏輯元件。

Abstract in simplified Chinese: 一种埋入式内存结构及其制造方法，首先，提供半导体基底，在其上形成垫氧化层以及氮化物层。在氮化物层上形成第一光阻层，以第一光阻层为罩幕，蚀刻氮化物层。然后进行热氧化步骤，在露出之垫氧化层处形成场氧化层。接着，形成第二光阻层，此时第二光阻层完全覆盖住场氧化层的部份。再进行蚀刻步骤，以第二光阻层为罩幕，在半导体基底中形成渠沟。然后，覆盖氧化物层，并研磨氧化物层使得其与氮化物层表面约同高。以及在场氧化层隔离出的主动区域上，形成内存组件，且在渠沟隔离出的主动区域上，形成逻辑组件。

公开(公告)号：TW201800176A

公开(公告)日：2018-01-01

申请号：TW106107930

申请日：2017-03-10

Applicant: 台灣積體電路製造股份有限公司 ,  TAIWAN SEMICONDUCTOR MANUFACTURING CO., LTD.

Inventor： 游秋山 ,  YOO, CHUE-SAN ,  陳慶躍 ,  CHEN, CHING-YUEH ,  鄭文豪 ,  CHENG, WEN-HAO

IPC: B23Q11/08 ,  H01L21/67

CPC classification number: G03F7/70916 ,  G03F7/707 ,  G03F7/70875 ,  H01L21/67115 ,  H01L21/67253

Abstract: 本發明的實施例提供一種用於產生至少一個微粒遮罩體的設備。所述至少一個微粒遮罩體包括第一部件及第二部件。所述第一部件及所述第二部件能夠用於形成所述至少一個微粒遮罩體中的第一微粒遮罩體，以阻擋微粒接觸物體的接近表面，所述第一微粒遮罩體實質上平行於所述物體的所述接近表面並與所述物體的所述接近表面在實體上隔開，且所述第一微粒遮罩體包括能量梯度力或速度梯度力。

Abstract in simplified Chinese: 本发明的实施例提供一种用于产生至少一个微粒遮罩体的设备。所述至少一个微粒遮罩体包括第一部件及第二部件。所述第一部件及所述第二部件能够用于形成所述至少一个微粒遮罩体中的第一微粒遮罩体，以阻挡微粒接触物体的接近表面，所述第一微粒遮罩体实质上平行于所述物体的所述接近表面并与所述物体的所述接近表面在实体上隔开，且所述第一微粒遮罩体包括能量梯度力或速度梯度力。

公开(公告)号：TW408424B

公开(公告)日：2000-10-11

申请号：TW087116533

申请日：1998-10-06

Applicant: 台灣積體電路製造股份有限公司

Inventor： 李進源 ,  梁孟松 ,  游秋山

IPC: H01L

CPC classification number: H01L29/66636 ,  H01L29/0653 ,  H01L29/41766

Abstract: 一種具有絕緣層上有矽之替代結構的半導體裝置，係在一半導體基底中使用一薄氧化矽層來隔離濃摻雜源/汲極區。其包括一淺溝槽隔離結構，形成於半導體基底中，該些淺溝槽隔離結構之間則形成一元件區。在元件區上具有一閘極結構，且閘極結構上表面另形成一絕緣層。此外，一絕緣間隙壁，形成於閘極結構側壁，在絕緣間隙壁下方則形成一淡摻雜源/汲極區。一薄氧化矽層包括一垂直部分和水平部分，垂直部分自淡摻雜源/汲極區底部垂直向下延伸，水平部分自垂直部分之底部水平延伸到淺溝槽隔離結構。以及一濃摻雜源/汲極區，和淡摻雜源/汲極區形成接觸面，且由薄氧化層和淺溝槽隔離結構圍繞以隔離之。

Abstract in simplified Chinese: 一种具有绝缘层上有硅之替代结构的半导体设备，系在一半导体基底中使用一薄氧化硅层来隔离浓掺杂源/汲极区。其包括一浅沟槽隔离结构，形成于半导体基底中，该些浅沟槽隔离结构之间则形成一组件区。在组件区上具有一闸极结构，且闸极结构上表面另形成一绝缘层。此外，一绝缘间隙壁，形成于闸极结构侧壁，在绝缘间隙壁下方则形成一淡掺杂源/汲极区。一薄氧化硅层包括一垂直部分和水平部分，垂直部分自淡掺杂源/汲极区底部垂直向下延伸，水平部分自垂直部分之底部水平延伸到浅沟槽隔离结构。以及一浓掺杂源/汲极区，和淡掺杂源/汲极区形成接触面，且由薄氧化层和浅沟槽隔离结构围绕以隔离之。

公开(公告)号：TW407363B

公开(公告)日：2000-10-01

申请号：TW085111127

申请日：1996-09-12

Applicant: 台灣積體電路製造股份有限公司

Inventor： 李進源 ,  梁孟松 ,  游秋山

IPC: H01L

CPC classification number: H01L27/11 ,  H01L27/105 ,  H01L27/1052 ,  H01L27/1112 ,  H01L27/1116

Abstract: 提供一種在同一積體電路上與邏輯電路一起形成4T SRAM及混合模式電容器之整合程序。設置一種半導體基材，具有各場隔離區，閘極與閘氧化物則在各場隔離區之間。多晶矽互連在場隔離區之一部位上形成，僅在第一記憶區內，及一電容器底板在電容器區中之場氧化物區之上。各活性區在基材中形成，且鄰接各閘極。絕緣隔片在閘極、多晶矽互連及浮動閘極的側壁上形成，稍後從互連移除。一層矽化鈦在閘極與電容器底板上形成，且在多晶矽互連與活性區上形成。一介於多晶矽間氧化物在半導體基材上形成。在多晶矽互連上之多晶矽間氧化物中形成一開口。第二層多晶矽沈積於基材上。將第二層多晶矽圖型化形成一電容器頂板，並形成一負載電阻器供SRAM之用。

Abstract in simplified Chinese: 提供一种在同一集成电路上与逻辑电路一起形成4T SRAM及混合模式电容器之集成进程。设置一种半导体基材，具有各场隔离区，闸极与闸氧化物则在各场隔离区之间。多晶硅互连在场隔离区之一部位上形成，仅在第一记忆区内，及一电容器底板在电容器区中之场氧化物区之上。各活性区在基材中形成，且邻接各闸极。绝缘隔片在闸极、多晶硅互连及浮动闸极的侧壁上形成，稍后从互连移除。一层硅化钛在闸极与电容器底板上形成，且在多晶硅互连与活性区上形成。一介于多晶硅间氧化物在半导体基材上形成。在多晶硅互连上之多晶硅间氧化物中形成一开口。第二层多晶硅沉积于基材上。将第二层多晶硅图型化形成一电容器顶板，并形成一负载电阻器供SRAM之用。

公开(公告)号：TW401608B

公开(公告)日：2000-08-11

申请号：TW088100289

申请日：1999-01-08

Applicant: 台灣積體電路製造股份有限公司

Inventor： 游秋山

IPC: H01L

Abstract: 提供一種晶圓表面平坦化的方法，包括下列步驟:(a)將表面具有複數個金屬圖案及不平坦絕緣層之半導體晶圓固定於旋轉平台上，且使該不平坦絕緣層朝上方置放;以及(b)於既定位置供給與該晶圓表面的方向平行前進的雷射光束，用以削去該絕緣層不平坦的部分，且在轉動上述旋轉平台的情況下，使該半導體晶圓具有平坦之絕緣層。根據本發明可簡化製程，並且得到平坦均一度極佳的絕緣層表面。

Abstract in simplified Chinese: 提供一种晶圆表面平坦化的方法，包括下列步骤:(a)将表面具有复数个金属图案及不平坦绝缘层之半导体晶圆固定于旋转平台上，且使该不平坦绝缘层朝上方置放;以及(b)于既定位置供给与该晶圆表面的方向平行前进的激光光束，用以削去该绝缘层不平坦的部分，且在转动上述旋转平台的情况下，使该半导体晶圆具有平坦之绝缘层。根据本发明可简化制程，并且得到平坦均一度极佳的绝缘层表面。

公开(公告)号：TW355841B

公开(公告)日：1999-04-11

申请号：TW084113971

申请日：1995-12-27

Applicant: 台灣積體電路製造股份有限公司

Inventor： 游秋山

IPC: H01L

Abstract: 本發明揭露了一種具有【自動對準鈦矽化物源極／汲極】和【鎢矽化物閘極】之金氧半場效電晶體（MOS Field Effect Transistor；MOSFET）的製造方法。本發明是傳統【自動對準矽化物】製程的改良，可以消弭閘極跟源極／汲極之間的橋接現象（Bridge），並提供了淺接面源極／汲極（Shallow Junction），也提供了具有低電阻值之閘極跟源極／汲極，提昇金氧半場效電晶體之性能，適用於深次微米積體電路的製造。

Abstract in simplified Chinese: 本发明揭露了一种具有【自动对准钛硅化物源极／汲极】和【钨硅化物闸极】之金氧半场效应管（MOS Field Effect Transistor；MOSFET）的制造方法。本发明是传统【自动对准硅化物】制程的改良，可以消弭闸极跟源极／汲极之间的桥接现象（Bridge），并提供了浅接面源极／汲极（Shallow Junction），也提供了具有低电阻值之闸极跟源极／汲极，提升金氧半场效应管之性能，适用于深次微米集成电路的制造。