公开(公告)号：TWI698929B

公开(公告)日：2020-07-11

申请号：TW108111612

申请日：2019-04-02

Applicant: 台灣積體電路製造股份有限公司 ,  TAIWAN SEMICONDUCTOR MANUFACTURING CO., LTD.

Inventor： 蘇怡年 ,  SU, YI-NIEN

IPC: H01L21/31 ,  G03F7/20

公开(公告)号：TW201830576A

公开(公告)日：2018-08-16

申请号：TW106132414

申请日：2017-09-21

Applicant: 台灣積體電路製造股份有限公司 ,  TAIWAN SEMICONDUCTOR MANUFACTURING CO., LTD.

Inventor： 蘇怡年 ,  SU, YI NIEN

IPC: H01L21/76 ,  H01L21/027

Abstract: 在一些實施例中，一半導體製程之方法包括共形地形成間隔物層於設置在罩幕層上之複數個心軸(mandrels)上。上述間隔物層於相鄰之上述心軸的相對側壁之間定義出複數個溝槽。上述半導體製程之方法亦包括以虛設材料填充此些溝槽、移除此些溝槽中之虛設材料之第一部分以於上述虛設材料中形成複數個開口、以第一材料填充上述複數個開口、移除此些溝槽中之虛設材料之剩餘部分以及於移除上述虛設材料之步驟之後移除上述複數個心軸。

Abstract in simplified Chinese: 在一些实施例中，一半导体制程之方法包括共形地形成间隔物层于设置在罩幕层上之复数个心轴(mandrels)上。上述间隔物层于相邻之上述心轴的相对侧壁之间定义出复数个沟槽。上述半导体制程之方法亦包括以虚设材料填充此些沟槽、移除此些沟槽中之虚设材料之第一部分以于上述虚设材料中形成复数个开口、以第一材料填充上述复数个开口、移除此些沟槽中之虚设材料之剩余部分以及于移除上述虚设材料之步骤之后移除上述复数个心轴。

公开(公告)号：TW506014B

公开(公告)日：2002-10-11

申请号：TW090116331

申请日：2001-07-04

Applicant: 台灣積體電路製造股份有限公司

Inventor： 蘇怡年 ,  劉人誠 ,  趙立志

IPC: H01L

Abstract: 本發明提出一種蝕刻低介電常數材料之方法，適用於一半導體基底，其表面上依序包含有一蝕刻停止層、一低介電常數介電層及一介電抗反射層，此方法包括下列步驟：塗佈一光阻層覆蓋在此介電抗反射層的表面上，並以微影成像程序定義出蝕刻圖案；以此光阻層圖案作為幕蝕刻此介電抗反射層，蝕刻劑為CxFy含量20-150sccm、N2含量50-300sccm及O2含量0-30sccm；以及以此光阻層及此介電抗反射層圖案作為罩幕蝕刻此低介電常數介電層，蝕刻劑為高C/F比之CxFy含量5-15sccm及N2含量100-300 sccm。

Abstract in simplified Chinese: 本发明提出一种蚀刻低介电常数材料之方法，适用于一半导体基底，其表面上依序包含有一蚀刻停止层、一低介电常数介电层及一介电抗反射层，此方法包括下列步骤：涂布一光阻层覆盖在此介电抗反射层的表面上，并以微影成像进程定义出蚀刻图案；以此光阻层图案作为幕蚀刻此介电抗反射层，蚀刻剂为CxFy含量20-150sccm、N2含量50-300sccm及O2含量0-30sccm；以及以此光阻层及此介电抗反射层图案作为罩幕蚀刻此低介电常数介电层，蚀刻剂为高C/F比之CxFy含量5-15sccm及N2含量100-300 sccm。

公开(公告)号：TWI323021B

公开(公告)日：2010-04-01

申请号：TW094108245

申请日：2005-03-17

Applicant: 台灣積體電路製造股份有限公司

Inventor： 謝志宏 ,  蘇怡年

IPC: H01L

CPC classification number: H01L21/76837 ,  H01L21/76802 ,  H01L21/76807 ,  H01L23/53228 ,  H01L23/5329 ,  H01L2924/0002 ,  H01L2924/00

Abstract: 一種形成具有未受蝕刻破壞之超低介電常數內金屬介電層的單層鑲嵌內連線結構，或雙層鑲嵌內連線結構的方法被提出。在電漿蝕刻製程移除微影製程留下之光阻，以及在金屬內連線結構形成之後，溝渠高度的內金屬介電層被移除且留下溝渠高度內連線結構間的間隙。此等間隙隨後以一新的超低介電常數介電材料填充，提供未受電漿蝕刻破壞的一超低介電常數內金屬介電層。 A new method for forming a single or a double damascene interconnect structure is provided in which after the damascene interconnect structure is formed, in which a plasma ashing process is used to remove the photoresist mask used during the photolithography process, the trench-level intermetal dielectric layer is removed leaving gaps between the trench-level interconnect structure. The gaps are then filled with a new layer of ultra-low-k dielectric material providing an ultra-low-k intermetal dielectric layer that has not been damaged by the plasma ashing process. 【創作特點】 因此本發明之目的是提供一種在半導體元件中形成一鑲嵌內連線結構，且具有未受電漿蝕刻破壞的超低介電常數內金屬介電層之方法
根據本發明的一實施例，在此揭露了一種在半導體元件中形成一金屬內連線結構的改善方法。此方法包含了，先形成一鑲嵌結構，其中鑲嵌結構包含了具有間隙之金屬內連線結構，以及用以填充此等間隙之一內金屬介電犧牲層，此等金屬內連線結構藉由光阻以微影製程定義出圖案。光阻其後以一電漿蝕刻製程移除，且金屬內連線結構以化學機械研磨法(chemical mechanical polish；CMP)進行平坦化。內金屬介電犧牲層以電漿蝕刻法移除，留下在金屬內連線結構之間的間隙。移除內金屬介電犧牲層所留下的間隙，則以ULK介電材料填滿。
內金屬介電犧牲層使用的材料可以是任何能與半導體中其他元件相容之材料，但在本發明的一較佳實施例中，為了簡化相容性的考量，內金屬介電犧牲層可以是一介電材料，並且較傾向使用ULK介電材料。在申請專利範圍第1項之方法中，其中內金屬介電犧牲層以電漿蝕刻法移除，而使用之電漿蝕刻氣體至少包含氫氣、氮氣、氨氣、氧氣、氦氣、氬氣等其中一種氣體。電漿蝕刻氣體更可以包含碳氫氟化物(CxHyFz)。
ULK介電材料可以是一含氧基無機型(oxide based inorganic type)材料或是一有機型(organic based type)材料。移除使用上述材料的內金屬介電犧牲層後留下之間隙，則施以一化學氣相沉積製程或一旋塗製程。

Abstract in simplified Chinese: 一种形成具有未受蚀刻破坏之超低介电常数内金属介电层的单层镶嵌内连接结构，或双层镶嵌内连接结构的方法被提出。在等离子蚀刻制程移除微影制程留下之光阻，以及在金属内连接结构形成之后，沟渠高度的内金属介电层被移除且留下沟渠高度内连接结构间的间隙。此等间隙随后以一新的超低介电常数介电材料填充，提供未受等离子蚀刻破坏的一超低介电常数内金属介电层。 A new method for forming a single or a double damascene interconnect structure is provided in which after the damascene interconnect structure is formed, in which a plasma ashing process is used to remove the photoresist mask used during the photolithography process, the trench-level intermetal dielectric layer is removed leaving gaps between the trench-level interconnect structure. The gaps are then filled with a new layer of ultra-low-k dielectric material providing an ultra-low-k intermetal dielectric layer that has not been damaged by the plasma ashing process. 【创作特点】 因此本发明之目的是提供一种在半导体组件中形成一镶嵌内连接结构，且具有未受等离子蚀刻破坏的超低介电常数内金属介电层之方法 根据本发明的一实施例，在此揭露了一种在半导体组件中形成一金属内连接结构的改善方法。此方法包含了，先形成一镶嵌结构，其中镶嵌结构包含了具有间隙之金属内连接结构，以及用以填充此等间隙之一内金属介电牺牲层，此等金属内连接结构借由光阻以微影制程定义出图案。光阻其后以一等离子蚀刻制程移除，且金属内连接结构以化学机械研磨法(chemical mechanical polish；CMP)进行平坦化。内金属介电牺牲层以等离子蚀刻法移除，留下在金属内连接结构之间的间隙。移除内金属介电牺牲层所留下的间隙，则以ULK介电材料填满。 内金属介电牺牲层使用的材料可以是任何能与半导体中其他组件兼容之材料，但在本发明的一较佳实施例中，为了简化兼容性的考量，内金属介电牺牲层可以是一介电材料，并且较倾向使用ULK介电材料。在申请专利范围第1项之方法中，其中内金属介电牺牲层以等离子蚀刻法移除，而使用之等离子蚀刻气体至少包含氢气、氮气、氨气、氧气、氦气、氩气等其中一种气体。等离子蚀刻气体更可以包含碳氢氟化物(CxHyFz)。 ULK介电材料可以是一含氧基无机型(oxide based inorganic type)材料或是一有机型(organic based type)材料。移除使用上述材料的内金属介电牺牲层后留下之间隙，则施以一化学气相沉积制程或一旋涂制程。