公开(公告)号：TW201921534A

公开(公告)日：2019-06-01

申请号：TW107134391

申请日：2018-09-28

Applicant: 台灣積體電路製造股份有限公司 ,  TAIWAN SEMICONDUCTOR MANUFACTURING CO., LTD.

Inventor： 魏俊桓 ,  WEI, J. H. ,  陳思元 ,  CHEN, SZU YUAN ,  陳柏君 ,  CHEN, PO JUNE ,  許品宥 ,  HSU, PIN YU ,  陳冠宇 ,  CHEN, K. Y.

IPC: H01L21/60

Abstract: 本發明實施例係於後段製程形成三維金屬-絕緣物-金屬電容，其可具有大且可調的電容值，同時不干擾現有的後段製程。在一實施例中，半導體裝置的製作方法包括：形成第一導電結構於半導體基板上；形成第二導電結構於半導體基板上；形成第一通孔結構於第一導電結構上；形成第一金屬化結構於第一通孔結構上，其中第一金屬化結構經由第一通孔結構導電地耦接至第一導電結構；形成導電蝕刻停止結構於第一金屬化結構上；形成第一通孔於導電蝕刻停止結構上，並形成第二通孔於第二導電結構上，其中該第一通孔露出導電蝕刻停止結構，且第二通孔比第一通孔深；以及形成電容於第二通孔中。

Abstract in simplified Chinese: 本发明实施例系于后段制程形成三维金属-绝缘物-金属电容，其可具有大且可调的电容值，同时不干擾现有的后段制程。在一实施例中，半导体设备的制作方法包括：形成第一导电结构于半导体基板上；形成第二导电结构于半导体基板上；形成第一通孔结构于第一导电结构上；形成第一金属化结构于第一通孔结构上，其中第一金属化结构经由第一通孔结构导电地耦接至第一导电结构；形成导电蚀刻停止结构于第一金属化结构上；形成第一通孔于导电蚀刻停止结构上，并形成第二通孔于第二导电结构上，其中该第一通孔露出导电蚀刻停止结构，且第二通孔比第一通孔深；以及形成电容于第二通孔中。