產生一可多重曝光顯影(MPL)積體電路布局的方法
    2.
    发明专利
    產生一可多重曝光顯影(MPL)積體電路布局的方法 审中-公开
    产生一可多重曝光显影(MPL)集成电路布局的方法

    公开(公告)号:TW201539225A

    公开(公告)日:2015-10-16

    申请号:TW103146030

    申请日:2014-12-29

    Abstract: 一種產生一多重曝光顯影(MPL)積體電路布局的方法與裝置。該方法及裝置係在未整合的積體電路單元上進行一結構確認檢查,藉由數種設計限制,用以在整合積體電路單元後,避免發生多重曝光顯影衝突。在一些實施例中,該方法產生複數未整合的積體電路單元,每一未整合的積體電路單元具有一多重曝光設計層。對該等未整合的積體電路單元進行一結構確認檢查,用以找出違規積體電路單元,違規積體電路單元的設計形狀具有潛在地多重曝光顏色衝突。調整違規積體電路單元的設計形狀,用以形成複數未違規積體電路單元。然後,整合該等未違規積體電路單元,用以產生該多重曝光顯影積體電路布局。由於多重曝光顯影積體電路布局不會有顏色衝突,故可進行分解演算法,而不進行一後整合顏色衝突確認。

    Abstract in simplified Chinese: 一种产生一多重曝光显影(MPL)集成电路布局的方法与设备。该方法及设备系在未集成的集成电路单元上进行一结构确认检查,借由数种设计限制,用以在集成集成电路单元后,避免发生多重曝光显影冲突。在一些实施例中,该方法产生复数未集成的集成电路单元,每一未集成的集成电路单元具有一多重曝光设计层。对该等未集成的集成电路单元进行一结构确认检查,用以找出违规集成电路单元,违规集成电路单元的设计形状具有潜在地多重曝光颜色冲突。调整违规集成电路单元的设计形状,用以形成复数未违规集成电路单元。然后,集成该等未违规集成电路单元,用以产生该多重曝光显影集成电路布局。由于多重曝光显影集成电路布局不会有颜色冲突,故可进行分解算法,而不进行一后集成颜色冲突确认。

Patent Agency Ranking