具閘極間隙壁之金氧半元件及其製造方法 METHOD FOR FABRICATING MOS TRANSISTOR HAVING GATE SIDE-WALL SPACER THEREON
    1.
    发明专利
    具閘極間隙壁之金氧半元件及其製造方法 METHOD FOR FABRICATING MOS TRANSISTOR HAVING GATE SIDE-WALL SPACER THEREON 失效
    具闸极间隙壁之金氧半组件及其制造方法 METHOD FOR FABRICATING MOS TRANSISTOR HAVING GATE SIDE-WALL SPACER THEREON

    公开(公告)号:TWI222175B

    公开(公告)日:2004-10-11

    申请号:TW092118680

    申请日:2003-07-09

    IPC: H01L

    Abstract: 本發明提供一種具閘極間隙壁之金氧半元件的製造方法。上述金氧半元件的製造方法包括提供一半導體基底,其上具有一閘極結構。接著,以閘極結構為罩幕,植入離子進入半導體基底內,以形成一輕摻雜汲極區域。利用一批次爐管於半導體基底上形成一第一間隙壁,以覆蓋閘極結構的上方及側壁。並利用一單晶圓處理腔體於第一氧化層上形成一第二間隙壁。然後,以非等向性蝕刻第二間隙壁以及第一間隙壁,以形成一閘極間隙壁。以及以閘極結構及閘極隙壁為罩幕,植入離子進入半導體基底內,以形成一源極/汲極區域。

    Abstract in simplified Chinese: 本发明提供一种具闸极间隙壁之金氧半组件的制造方法。上述金氧半组件的制造方法包括提供一半导体基底,其上具有一闸极结构。接着,以闸极结构为罩幕,植入离子进入半导体基底内,以形成一轻掺杂汲极区域。利用一批次炉管于半导体基底上形成一第一间隙壁,以覆盖闸极结构的上方及侧壁。并利用一单晶圆处理腔体于第一氧化层上形成一第二间隙壁。然后,以非等向性蚀刻第二间隙壁以及第一间隙壁,以形成一闸极间隙壁。以及以闸极结构及闸极隙壁为罩幕,植入离子进入半导体基底内,以形成一源极/汲极区域。

    具閘極間隙壁之金氧半元件及其製造方法 METHOD FOR FABRICATING MOS TRANSISTOR HAVING GATE SIDE-WALL SPACER THEREON
    2.
    发明专利
    具閘極間隙壁之金氧半元件及其製造方法 METHOD FOR FABRICATING MOS TRANSISTOR HAVING GATE SIDE-WALL SPACER THEREON 失效
    具闸极间隙壁之金氧半组件及其制造方法 METHOD FOR FABRICATING MOS TRANSISTOR HAVING GATE SIDE-WALL SPACER THEREON

    公开(公告)号:TW200503171A

    公开(公告)日:2005-01-16

    申请号:TW092118680

    申请日:2003-07-09

    IPC: H01L

    Abstract: 本發明提供一種具閘極間隙壁之金氧半元件的製造方法。上述金氧半元件的製造方法包括提供一半導體基底,其上具有一閘極結構。接著,以閘極結構為罩幕,植入離子進入半導體基底內,以形成一輕摻雜汲極區域。利用一批次爐管於半導體基底上形成一第一間隙壁,以覆蓋閘極結構的上方及側壁。並利用一單晶圓處理腔體於第一氧化層上形成一第二間隙壁。然後,以非等向性蝕刻第二間隙壁以及第一間隙壁,以形成一閘極間隙壁。以及以閘極結構及閘極隙壁為罩幕,植入離子進入半導體基底內,以形成一源極/汲極區域。

    Abstract in simplified Chinese: 本发明提供一种具闸极间隙壁之金氧半组件的制造方法。上述金氧半组件的制造方法包括提供一半导体基底,其上具有一闸极结构。接着,以闸极结构为罩幕,植入离子进入半导体基底内,以形成一轻掺杂汲极区域。利用一批次炉管于半导体基底上形成一第一间隙壁,以覆盖闸极结构的上方及侧壁。并利用一单晶圆处理腔体于第一氧化层上形成一第二间隙壁。然后,以非等向性蚀刻第二间隙壁以及第一间隙壁,以形成一闸极间隙壁。以及以闸极结构及闸极隙壁为罩幕,植入离子进入半导体基底内,以形成一源极/汲极区域。

Patent Agency Ranking