公开(公告)号：TW202011574A

公开(公告)日：2020-03-16

申请号：TW108107098

申请日：2019-03-04

Applicant: 日商東芝記憶體股份有限公司 ,  TOSHIBA MEMORY CORPORATION

Inventor： 中塚圭祐 ,  NAKATSUKA, KEISUKE ,  佐貫朋也 ,  SANUKI, TOMOYA ,  前田高志 ,  MAEDA, TAKASHI ,  四方剛 ,  SHIKATA, GO ,  青地英明 ,  AOCHI, HIDEAKI

IPC: H01L27/11519 ,  H01L27/11524

Abstract: 實施形態提供一種可達成小型化的資料鎖存電路及半導體記憶裝置。 實施形態之資料鎖存電路，具備第1n通道型電晶體、及第1p通道型電晶體。前述第1n通道型電晶體的閘極和前述第1p通道型電晶體的閘極為共通。

Abstract in simplified Chinese: 实施形态提供一种可达成小型化的数据锁存电路及半导体记忆设备。 实施形态之数据锁存电路，具备第1n信道型晶体管、及第1p信道型晶体管。前述第1n信道型晶体管的闸极和前述第1p信道型晶体管的闸极为共通。

公开(公告)号：TWI686807B

公开(公告)日：2020-03-01

申请号：TW107143728

申请日：2018-12-05

Applicant: 日商東芝記憶體股份有限公司 ,  TOSHIBA MEMORY CORPORATION

Inventor： 前田高志 ,  MAEDA, TAKASHI

IPC: G11C16/14

公开(公告)号：TW202011412A

公开(公告)日：2020-03-16

申请号：TW107143728

申请日：2018-12-05

Applicant: 日商東芝記憶體股份有限公司 ,  TOSHIBA MEMORY CORPORATION

Inventor： 前田高志 ,  MAEDA, TAKASHI

IPC: G11C16/14

Abstract: 實施形態提供一種能夠提高FeNAND之抹除性能之半導體記憶裝置。 實施形態之半導體記憶裝置包含串、位元線、井線、及定序器。串包含第1選擇電晶體、第2選擇電晶體、及複數個記憶胞電晶體，該等複數個記憶胞電晶體串聯連接於第1選擇電晶體與第2選擇電晶體之間，且記憶層使用鐵電體。位元線及井線分別連接於上述第1及第2選擇電晶體。定序器於選擇了串之抹除動作後之抹除驗證動作中之第1時刻，對記憶胞電晶體之閘極施加第1電壓Vevfy，對第1選擇電晶體之閘極施加低於第1電壓之第2電壓Vsgrp，對第2選擇電晶體之閘極施加低於第1電壓之第3電壓Vsgrp，對位元線施加第4電壓Vbl，對井線施加高於第4電壓之第5電壓Vsrc。

Abstract in simplified Chinese: 实施形态提供一种能够提高FeNAND之抹除性能之半导体记忆设备。 实施形态之半导体记忆设备包含串、比特线、井线、及定序器。串包含第1选择晶体管、第2选择晶体管、及复数个记忆胞晶体管，该等复数个记忆胞晶体管串联连接于第1选择晶体管与第2选择晶体管之间，且记忆层使用铁电体。比特线及井线分别连接于上述第1及第2选择晶体管。定序器于选择了串之抹除动作后之抹除验证动作中之第1时刻，对记忆胞晶体管之闸极施加第1电压Vevfy，对第1选择晶体管之闸极施加低于第1电压之第2电压Vsgrp，对第2选择晶体管之闸极施加低于第1电压之第3电压Vsgrp，对比特线施加第4电压Vbl，对井线施加高于第4电压之第5电压Vsrc。

公开(公告)号：TWI604454B

公开(公告)日：2017-11-01

申请号：TW105107241

申请日：2016-03-09

Applicant: 東芝記憶體股份有限公司 ,  TOSHIBA MEMORY CORPORATION

Inventor： 前田高志 ,  MAEDA, TAKASHI

IPC: G11C16/10

CPC classification number: G11C16/10 ,  G11C16/0483 ,  G11C16/32 ,  G11C16/3459 ,  G11C16/3468