-
公开(公告)号：TW202011574A
公开(公告)日：2020-03-16
申请号：TW108107098
申请日：2019-03-04
发明人： 中塚圭祐 , NAKATSUKA, KEISUKE , 佐貫朋也 , SANUKI, TOMOYA , 前田高志 , MAEDA, TAKASHI , 四方剛 , SHIKATA, GO , 青地英明 , AOCHI, HIDEAKI
IPC分类号： H01L27/11519 , H01L27/11524
摘要： 實施形態提供一種可達成小型化的資料鎖存電路及半導體記憶裝置。 實施形態之資料鎖存電路，具備第1n通道型電晶體、及第1p通道型電晶體。前述第1n通道型電晶體的閘極和前述第1p通道型電晶體的閘極為共通。
简体摘要： 实施形态提供一种可达成小型化的数据锁存电路及半导体记忆设备。 实施形态之数据锁存电路，具备第1n信道型晶体管、及第1p信道型晶体管。前述第1n信道型晶体管的闸极和前述第1p信道型晶体管的闸极为共通。
-
公开(公告)号：TWI691050B
公开(公告)日：2020-04-11
申请号：TW107142517
申请日：2018-11-28
发明人： 下城義朗 , SHIMOJO, YOSHIRO , 佐貫朋也 , SANUKI, TOMOYA
IPC分类号： H01L27/105 , H01L21/8239
-
公开(公告)号：TW202008559A
公开(公告)日：2020-02-16
申请号：TW107142517
申请日：2018-11-28
发明人： 下城義朗 , SHIMOJO, YOSHIRO , 佐貫朋也 , SANUKI, TOMOYA
IPC分类号： H01L27/105 , H01L21/8239
摘要： 實施形態之半導體記憶裝置具有：第1配線層，其包含於第1方向延伸之第1電極、及於第2方向延伸且與第1電極之一端相接之第2電極；第2配線層，其包含與第1電極於第2方向相鄰地配置且於第1方向延伸之第3電極、及於第2方向延伸且與第3電極之一端相接之第4電極；第1半導體層，其設置於第1電極與第3電極之間，且於與半導體基板垂直之第3方向延伸；第1記憶部，其設置於第1半導體層與第1電極之間；第2記憶部，其設置於第1半導體層與第3電極之間；及第1位元線，其設置於第1半導體層之上方，沿第1方向延伸，且與第1半導體層電性連接。
简体摘要： 实施形态之半导体记忆设备具有：第1配线层，其包含于第1方向延伸之第1电极、及于第2方向延伸且与第1电极之一端相接之第2电极；第2配线层，其包含与第1电极于第2方向相邻地配置且于第1方向延伸之第3电极、及于第2方向延伸且与第3电极之一端相接之第4电极；第1半导体层，其设置于第1电极与第3电极之间，且于与半导体基板垂直之第3方向延伸；第1记忆部，其设置于第1半导体层与第1电极之间；第2记忆部，其设置于第1半导体层与第3电极之间；及第1比特线，其设置于第1半导体层之上方，沿第1方向延伸，且与第1半导体层电性连接。
-
公开(公告)号：TW202011530A
公开(公告)日：2020-03-16
申请号：TW108101930
申请日：2019-01-18
发明人： 佐貫朋也 , SANUKI, TOMOYA
IPC分类号： H01L21/8239 , G11C16/00
摘要： 實施形態提供一種高性能之記憶裝置。 實施形態之記憶裝置包含第1導電體、第1電阻變化元件、第2導電體、第2電阻變化元件、第3導電體、第1開關元件、及第2開關元件。第1開關元件與複數個第1電阻變化元件中之2個及第2導電體連接，並且第2開關元件與複數個第2電阻變化元件中之2個及第3導電體連接。或者，第1開關元件與複數個第1電阻變化元件中之2個及第2導電體連接，並且第2開關元件與複數個第2電阻變化元件中之2個及第2導電體連接。或者，第1開關元件與複數個第1電阻變化元件中之2個及第1導電體連接，並且第2開關元件與複數個第2電阻變化元件中之2個及第3導電體連接。
简体摘要： 实施形态提供一种高性能之记忆设备。 实施形态之记忆设备包含第1导电体、第1电阻变化组件、第2导电体、第2电阻变化组件、第3导电体、第1开关组件、及第2开关组件。第1开关组件与复数个第1电阻变化组件中之2个及第2导电体连接，并且第2开关组件与复数个第2电阻变化组件中之2个及第3导电体连接。或者，第1开关组件与复数个第1电阻变化组件中之2个及第2导电体连接，并且第2开关组件与复数个第2电阻变化组件中之2个及第2导电体连接。或者，第1开关组件与复数个第1电阻变化组件中之2个及第1导电体连接，并且第2开关组件与复数个第2电阻变化组件中之2个及第3导电体连接。
-
-
-
搜索结果
4 条记录 (耗时 0.016 秒)
