具中空腔室之半導體封裝製程
    4.
    发明专利
    具中空腔室之半導體封裝製程 审中-公开
    具中空腔室之半导体封装制程

    公开(公告)号:TW201640622A

    公开(公告)日:2016-11-16

    申请号:TW104114011

    申请日:2015-05-01

    IPC分类号: H01L23/043 H01L21/56

    摘要: 一種具中空腔室之半導體封裝製程包含提供一下基板,該下基板具有一底板、一環牆及一凹槽,該環牆及該底板形成該凹槽,形成一球下金屬層於該環牆之一表面,設置複數個焊球於該球下金屬層之一表面,各該焊球具有一直徑,相鄰的兩個焊球之間具有一間距,對該些焊球進行迴焊,使該些焊球熔化且互相連接而形成一接合層,將一上基板與該下基板連接,該上基板密封該下基板之該凹槽而形成一中空腔室,該中空腔室用以容置一電子元件。

    简体摘要: 一种具中空腔室之半导体封装制程包含提供一下基板,该下基板具有一底板、一环墙及一凹槽,该环墙及该底板形成该凹槽,形成一球下金属层于该环墙之一表面,设置复数个焊球于该球下金属层之一表面,各该焊球具有一直径,相邻的两个焊球之间具有一间距,对该些焊球进行回焊,使该些焊球熔化且互相连接而形成一接合层,将一上基板与该下基板连接,该上基板密封该下基板之该凹槽而形成一中空腔室,该中空腔室用以容置一电子组件。