利索-全球专利检索

  1. 登录
  2. 注册

搜索结果

14 条记录 (耗时 0.018 秒)

    多相位時脈資料回復電路校正
    2.
    发明专利
    多相位時脈資料回復電路校正 审中-公开
    多相位时脉数据回复电路校正

    公开(公告)号：TW201711388A

    公开(公告)日：2017-03-16

    申请号：TW105125344

    申请日：2016-08-09

    申请人： 高通公司 ,  QUALCOMM INCORPORATED

    发明人： 端穎 ,  DUAN, YING ,  李丘克 ,  LEE, CHULKYU ,  丹 哈利 ,  DANG, HARRY ,  權武俊 ,  KWON, OHJOON

    IPC分类号： H03K5/135 ,  H03K5/13 ,  H04L7/04 ,  H04L7/033

    CPC分类号： H04L7/0008 ,  H03K5/135 ,  H04L5/0048 ,  H04L7/033 ,  H04L7/04 ,  H04L7/08 ,  H04L25/0272

    摘要： 本發明揭示用於時脈校正之方法、裝置及系統。一種用於時脈資料回復電路校正之方法包括：組態一第一時脈回復電路以提供一時脈信號，該時脈信號具有一第一頻率且針對在3線、3相介面上傳輸之每一符號包括一單個脈衝；及藉由以下步驟來校正該第一時脈回復電路：漸進地增加由該第一時脈回復電路之一延遲元件提供之一延遲週期直至由該第一時脈回復電路提供之該時脈信號具有小於該第一頻率的一頻率為止，且在該第一時脈回復電路具有小於該第一頻率的一頻率時，漸進地減少由該第一時脈回復電路之該延遲元件提供之該延遲週期直至由該第一時脈回復電路提供之該時脈信號具有匹配該第一頻率的一頻率為止。

    简体摘要： 本发明揭示用于时脉校正之方法、设备及系统。一种用于时脉数据回复电路校正之方法包括：组态一第一时脉回复电路以提供一时脉信号，该时脉信号具有一第一频率且针对在3线、3相界面上载输之每一符号包括一单个脉冲；及借由以下步骤来校正该第一时脉回复电路：渐进地增加由该第一时脉回复电路之一延迟组件提供之一延迟周期直至由该第一时脉回复电路提供之该时脉信号具有小于该第一频率的一频率为止，且在该第一时脉回复电路具有小于该第一频率的一频率时，渐进地减少由该第一时脉回复电路之该延迟组件提供之该延迟周期直至由该第一时脉回复电路提供之该时脉信号具有匹配该第一频率的一频率为止。

    使用聲線(SoundWire)擴展匯流排之同步選通極性提供零開銷訊框同步
    4.
    发明专利
    使用聲線(SoundWire)擴展匯流排之同步選通極性提供零開銷訊框同步 审中-公开
    使用声线(SoundWire)扩展总线之同步选通极性提供零开销讯框同步

    公开(公告)号：TW201921954A

    公开(公告)日：2019-06-01

    申请号：TW107127648

    申请日：2018-08-08

    申请人： 美商高通公司 ,  QUALCOMM INCORPORATED

    发明人： 艾馬里歐 李爾 ,  AMARILIO, LIOR ,  李丘克 ,  LEE, CHULKYU ,  拉杰 哈瓦賈斯恩 ,  RAJ, HARVIJAYSINH

    IPC分类号： H04N21/233 ,  H04N21/242

    摘要： 本發明揭示使用聲線(SOUNDWIRE)擴展匯流排之同步選通極性提供零開銷訊框同步。在一個態樣中，一面向下游介面(DFI)裝置基於一下一訊框同步模式之一值來判定一位元串流之一下一同步選通之一極性，以及調節該位元串流之該下一同步選通，以包含對應於該極性的一信號轉變。該基於處理器之DFI裝置隨後傳輸含有該下一同步選通的該位元串流(例如，經由諸如SOUNDWIRE-XL或SOUNDWIRE-NEXT匯流排的聲線擴展匯流排，至一或多個面向上游介面(UFI)裝置)。在另一態樣中，一基於處理器之UFI裝置接收該位元串流，且偵測該同步選通之經編碼極性。該基於處理器之UFI裝置基於該同步選通之該極性來重構該訊框同步模式，且基於該訊框同步模式來執行訊框同步。

    简体摘要： 本发明揭示使用声线(SOUNDWIRE)扩展总线之同步选通极性提供零开销讯框同步。在一个态样中，一面向下游界面(DFI)设备基于一下一讯框同步模式之一值来判定一比特串流之一下一同步选通之一极性，以及调节该比特串流之该下一同步选通，以包含对应于该极性的一信号转变。该基于处理器之DFI设备随后传输含有该下一同步选通的该比特串流(例如，经由诸如SOUNDWIRE-XL或SOUNDWIRE-NEXT总线的声线扩展总线，至一或多个面向上游界面(UFI)设备)。在另一态样中，一基于处理器之UFI设备接收该比特串流，且侦测该同步选通之经编码极性。该基于处理器之UFI设备基于该同步选通之该极性来重构该讯框同步模式，且基于该讯框同步模式来运行讯框同步。

    N相位信號轉變對準
    6.
    发明专利
    N相位信號轉變對準 审中-公开
    N相位信号转变对准

    公开(公告)号：TW201728083A

    公开(公告)日：2017-08-01

    申请号：TW106113704

    申请日：2014-08-07

    申请人： 高通公司 ,  QUALCOMM INCORPORATED

    发明人： 李丘克 ,  LEE,CHULKYU ,  威利喬治 艾倫 ,  WILEY,GEORGE ALAN

    IPC分类号： H03K5/159

    CPC分类号： G06F13/36 ,  G06F13/4063 ,  G06F13/4068 ,  G06F13/4278 ,  G06F13/4282 ,  H04L7/0033 ,  H04L25/14 ,  H04L25/4917 ,  H04L25/4919 ,  Y02D10/14 ,  Y02D10/151

    摘要： 本發明描述促進資料之傳輸，尤其是在電子裝置內之兩個器件之間的傳輸之系統、方法及裝置。資訊係以經N相位極性編碼之符號傳輸。驅動器可經調適或經組態以將兩個或兩個以上連接器上之狀態轉變對準，以便最小化接連符號之間的轉變時段。該等驅動器可包括提前或延遲某些轉變之電路。該等驅動器可包括預加強電路，該等預加強電路操作以針對該轉變時段之一部分驅動一連接器的狀態，甚至當該連接器轉變至一未驅動狀態時亦如此。

    简体摘要： 本发明描述促进数据之传输，尤其是在电子设备内之两个器件之间的传输之系统、方法及设备。信息系以经N相位极性编码之符号传输。驱动器可经调适或经组态以将两个或两个以上连接器上之状态转变对准，以便最小化接连符号之间的转变时段。该等驱动器可包括提前或延迟某些转变之电路。该等驱动器可包括预加强电路，该等预加强电路操作以针对该转变时段之一部分驱动一连接器的状态，甚至当该连接器转变至一未驱动状态时亦如此。

    Ｎ相位信號轉變對準
    7.
    发明专利
    Ｎ相位信號轉變對準 审中-公开
    Ｎ相位信号转变对准

    公开(公告)号：TW201707379A

    公开(公告)日：2017-02-16

    申请号：TW105133758

    申请日：2014-08-07

    申请人： 高通公司 ,  QUALCOMM INCORPORATED

    发明人： 李丘克 ,  LEE, CHULKYU ,  威利 喬治 艾倫 ,  WILEY, GEORGE ALAN

    IPC分类号： H03K5/159

    CPC分类号： G06F13/36 ,  G06F13/4063 ,  G06F13/4068 ,  G06F13/4278 ,  G06F13/4282 ,  H04L7/0033 ,  H04L25/14 ,  H04L25/4917 ,  H04L25/4919 ,  Y02D10/14 ,  Y02D10/151

    摘要： 本發明描述促進資料之傳輸，尤其是在電子裝置內之兩個器件之間的傳輸之系統、方法及裝置。資訊係以經N相位極性編碼之符號傳輸。驅動器可經調適或經組態以將兩個或兩個以上連接器上之狀態轉變對準，以便最小化接連符號之間的轉變時段。該等驅動器可包括提前或延遲某些轉變之電路。該等驅動器可包括預加強電路，該等預加強電路操作以針對該轉變時段之一部分驅動一連接器的狀態，甚至當該連接器轉變至一未驅動狀態時亦如此。

    简体摘要： 本发明描述促进数据之传输，尤其是在电子设备内之两个器件之间的传输之系统、方法及设备。信息系以经N相位极性编码之符号传输。驱动器可经调适或经组态以将两个或两个以上连接器上之状态转变对准，以便最小化接连符号之间的转变时段。该等驱动器可包括提前或延迟某些转变之电路。该等驱动器可包括预加强电路，该等预加强电路操作以针对该转变时段之一部分驱动一连接器的状态，甚至当该连接器转变至一未驱动状态时亦如此。

    Ｎ相位信號轉變對準
    8.
    发明专利
    Ｎ相位信號轉變對準 审中-公开
    Ｎ相位信号转变对准

    公开(公告)号：TW201513574A

    公开(公告)日：2015-04-01

    申请号：TW103127143

    申请日：2014-08-07

    申请人： 高通公司 ,  QUALCOMM INCORPORATED

    发明人： 李丘克 ,  LEE, CHULKYU ,  威利 喬治 艾倫 ,  WILEY, GEORGE ALAN

    IPC分类号： H03K5/159

    CPC分类号： G06F13/36 ,  G06F13/4063 ,  G06F13/4068 ,  G06F13/4278 ,  G06F13/4282 ,  H04L7/0033 ,  H04L25/14 ,  H04L25/4917 ,  H04L25/4919 ,  Y02D10/14 ,  Y02D10/151

    摘要： 本發明描述促進資料之傳輸，尤其是在電子裝置內之兩個器件之間的傳輸之系統、方法及裝置。資訊係以經N相位極性編碼之符號傳輸。驅動器可經調適或經組態以將兩個或兩個以上連接器上之狀態轉變對準，以便最小化接連符號之間的轉變時段。該等驅動器可包括提前或延遲某些轉變之電路。該等驅動器可包括預加強電路，該等預加強電路操作以針對該轉變時段之一部分驅動一連接器的狀態，甚至當該連接器轉變至一未驅動狀態時亦如此。

    简体摘要： 本发明描述促进数据之传输，尤其是在电子设备内之两个器件之间的传输之系统、方法及设备。信息系以经N相位极性编码之符号传输。驱动器可经调适或经组态以将两个或两个以上连接器上之状态转变对准，以便最小化接连符号之间的转变时段。该等驱动器可包括提前或延迟某些转变之电路。该等驱动器可包括预加强电路，该等预加强电路操作以针对该转变时段之一部分驱动一连接器的状态，甚至当该连接器转变至一未驱动状态时亦如此。

    三相時脈恢復延遲校準
    9.
    发明专利
    三相時脈恢復延遲校準 审中-公开
    三相时脉恢复延迟校准

    公开(公告)号：TW201512841A

    公开(公告)日：2015-04-01

    申请号：TW103125163

    申请日：2014-07-22

    申请人： 高通公司 ,  QUALCOMM INCORPORATED

    发明人： 威利 喬治 艾倫 ,  WILEY, GEORGE ALAN ,  李丘克 ,  LEE, CHULKYU

    IPC分类号： G06F13/14

    CPC分类号： H04L7/033 ,  G06F13/4295 ,  H04B3/02 ,  H04L7/0004 ,  H04L7/0337 ,  H04L25/0272 ,  H04L25/0292 ,  Y02D10/14 ,  Y02D10/151

    摘要： 本發明描述促進資料傳輸、尤其是在一電子裝置內的兩個器件之間傳輸之系統、方法及裝置。資訊以N相極性編碼符號進行傳輸。可基於在兩個或兩個以上連接器上傳輸之一前置碼中的狀態轉變校準一時脈恢復電路。描述一種校準方法。該方法包括偵測一多相信號之一前置碼中的複數個轉變及校準一延遲元件以提供與該多相信號之一計時週期匹配之一延遲。可藉由複數個偵測器中之僅一者來偵測每一轉變。可基於該複數個轉變中之連續轉變之偵測之間的時間間隔校準該延遲元件。

    简体摘要： 本发明描述促进数据传输、尤其是在一电子设备内的两个器件之间传输之系统、方法及设备。信息以N相极性编码符号进行传输。可基于在两个或两个以上连接器上载输之一前置码中的状态转变校准一时脉恢复电路。描述一种校准方法。该方法包括侦测一多相信号之一前置码中的复数个转变及校准一延迟组件以提供与该多相信号之一计时周期匹配之一延迟。可借由复数个侦测器中之仅一者来侦测每一转变。可基于该复数个转变中之连续转变之侦测之间的时间间隔校准该延迟组件。