-
公开(公告)号：TWI699880B
公开(公告)日：2020-07-21
申请号：TW105122167
申请日：2016-07-14
发明人： 薛林 , XUE, LIN , 安在洙 , AHN, JAESOO , 帕卡拉 瑪亨德拉 , PAKALA, MAHENDRA , 程 志康 , CHING, CHI HONG , 汪榮軍 , WANG, RONGJUN
-
公开(公告)号：TW202018934A
公开(公告)日：2020-05-16
申请号：TW108135318
申请日：2019-09-27
发明人： 宋明遠 , SONG, MINGYUAN , 林世杰 , LIN, SHY JAY
摘要： 本案提供一種磁性隨機存取記憶體輔助的非揮發性霍爾效應裝置，該裝置包括安置在基板上的自旋軌道扭矩層，以及安置在該自旋軌道扭矩層上的磁性層。金屬氧化層安置在該磁性層上。自旋軌道扭矩層之多個部分從磁性層及金屬氧化層向外延伸，該些部分位於在平面圖中的第一方向的相對側及第二方向的相對側上，其中第二方向垂直於第一方向。
简体摘要： 本案提供一种磁性随机存取内存辅助的非挥发性霍尔效应设备，该设备包括安置在基板上的自旋轨道扭矩层，以及安置在该自旋轨道扭矩层上的磁性层。金属氧化层安置在该磁性层上。自旋轨道扭矩层之多个部分从磁性层及金属氧化层向外延伸，该些部分位于在平面图中的第一方向的相对侧及第二方向的相对侧上，其中第二方向垂直于第一方向。
-
公开(公告)号：TWI675212B
公开(公告)日：2019-10-21
申请号：TW107140654
申请日：2018-11-15
申请人： 日商昭和電工股份有限公司 , SHOWA DENKO K. K.
发明人： 遠藤大三 , ENDO, DAIZO
IPC分类号： G01R33/02 , G01R33/05 , G01R33/028 , H01L43/00
-
公开(公告)号：TW201806205A
公开(公告)日：2018-02-16
申请号：TW105124988
申请日：2016-08-05
发明人： 顏孝璁 , YEN, HSIAO-TSUNG , 羅正瑋 , LUO, CHENG-WEI , 簡育生 , JEAN, YUH-SHENG , 葉達勳 , YEH, TA-HSUN
IPC分类号： H01L43/00
CPC分类号： H01F27/2804 , H01F17/0006 , H01F27/29 , H01F2017/0046 , H01F2017/0073 , H01F2017/0086 , H01F2027/2809 , H01L23/5227 , H01L28/10
摘要： 一種半導體元件，製作於一半導體結構，透過至少二連接端耦接一應用電路，該半導體元件包含：一第一螺旋狀線圈，實質上位於一第一金屬層，具有一第一端點與一第二端點，該第一端點作為該二連接端的其中一者；一第二螺旋狀線圈，實質上位於該第一金屬層，具有一第三端點與一第四端點，該第三端點作為該二連接端的另一者；以及一連接部，位於一第二金屬層，連接該第二端點及該第四端點。該第二金屬層不同於該第一金屬層。
简体摘要： 一种半导体组件，制作于一半导体结构，透过至少二连接端耦接一应用电路，该半导体组件包含：一第一螺旋状线圈，实质上位于一第一金属层，具有一第一端点与一第二端点，该第一端点作为该二连接端的其中一者；一第二螺旋状线圈，实质上位于该第一金属层，具有一第三端点与一第四端点，该第三端点作为该二连接端的另一者；以及一连接部，位于一第二金属层，连接该第二端点及该第四端点。该第二金属层不同于该第一金属层。
-
公开(公告)号：TW201729413A
公开(公告)日：2017-08-16
申请号：TW105136308
申请日：2016-11-08
发明人： 徐晨祐 , HSU, CHERN-YOW , 劉世昌 , LIU, SHIH-CHANG
摘要： 一種磁阻隨機存取記憶體(MRAM)裝置包括：一底部電極，其位於一錐形底部通路上方；一錐形磁性穿隧接面(MTJ)，其位於該底部電極上方；一頂部電極，其位於該MTJ上方；及一頂部通路，其位於該底部電極上方。該頂部通路、該頂部電極、該MTJ、該底部電極及該底部通路(及其等之間的電介面)係沿著一共同垂直軸線實質上對準。該底部通路具有約120°至約150°之一錐角。該MTJ具有約70°至約85°之一錐角。該MTJ係由兩個側壁間隔件隔離及保護。
简体摘要： 一种磁阻随机存取内存(MRAM)设备包括：一底部电极，其位于一锥形底部通路上方；一锥形磁性穿隧接面(MTJ)，其位于该底部电极上方；一顶部电极，其位于该MTJ上方；及一顶部通路，其位于该底部电极上方。该顶部通路、该顶部电极、该MTJ、该底部电极及该底部通路(及其等之间的电界面)系沿着一共同垂直轴线实质上对准。该底部通路具有约120°至约150°之一锥角。该MTJ具有约70°至约85°之一锥角。该MTJ系由两个侧壁间隔件隔离及保护。
-
公开(公告)号：TW201719944A
公开(公告)日：2017-06-01
申请号：TW105112319
申请日：2016-04-20
申请人： 愛思開海力士有限公司 , SK HYNIX INC.
发明人： 文廷桓 , MOON, JUNG-HWAN , 金正明 , KIM, JEONG-MYEONG , 金俊緒 , KIM, JUNE-SEO , 尹晟準 , YOON, SUNG-JOON
CPC分类号： G11C11/161 , G06F3/061 , G06F3/0656 , G06F3/0679 , G06F12/0802 , G06F13/1673 , G06F2212/2024 , G06F2212/60 , H01L43/02 , H01L43/08 , H01L43/10
摘要： 本發明技術提供一種電子裝置。一種根據本文件之實施之電子裝置可包括一半導體記憶體，且該半導體記憶體可包括：自由層，其具有一可變磁化方向；一隧道障壁層，其形成於該自由層之上；一釘紮層，其形成於該隧道障壁層之上且具有一固定磁化方向；一交換耦合層，其形成於該釘紮層之上；及一磁性校正層，其形成於該交換耦合層之上，其中該磁性校正層包含相繼堆疊之一第一磁層、一間隔層及一第二磁層，且該第一磁層具有比該第二磁層之一飽和磁化強度小的一飽和磁化強度。
简体摘要： 本发明技术提供一种电子设备。一种根据本文档之实施之电子设备可包括一半导体内存，且该半导体内存可包括：自由层，其具有一可变磁化方向；一隧道障壁层，其形成于该自由层之上；一钉扎层，其形成于该隧道障壁层之上且具有一固定磁化方向；一交换耦合层，其形成于该钉扎层之上；及一磁性校正层，其形成于该交换耦合层之上，其中该磁性校正层包含相继堆栈之一第一磁层、一间隔层及一第二磁层，且该第一磁层具有比该第二磁层之一饱和磁化强度小的一饱和磁化强度。
-
公开(公告)号：TW201715527A
公开(公告)日：2017-05-01
申请号：TW105114195
申请日：2016-05-06
申请人： 愛思開海力士有限公司 , SK HYNIX INC.
发明人： 盧承模 , NOH, SEUNG-MO , 金亮坤 , KIM, YANG-KON , 鄭求烈 , JUNG, KU-YOUL , 李寶美 , LEE, BO-MI
CPC分类号： H01L43/10 , G06F3/061 , G06F3/0659 , G06F3/0661 , G06F3/0685 , G06F13/28 , G06F13/4282 , G11C11/005 , G11C11/161 , H01L27/222 , H01L43/02 , H01L43/08 , H01L43/12
摘要： 提供一種電子裝置及其製造方法。根據所揭示技術之一實施之一電子裝置為包括一半導體記憶體之一電子裝置，其中該半導體記憶體包括一磁穿隧接面(MTJ)結構，該MTJ結構包括：一自由層，其具有一可改變之磁化方向；一釘紮層，其具有一釘紮之磁化方向；及一隧道障壁層，其夾在該自由層與該釘紮層之間，其中該自由層包括一CoFeAlB合金。
简体摘要： 提供一种电子设备及其制造方法。根据所揭示技术之一实施之一电子设备为包括一半导体内存之一电子设备，其中该半导体内存包括一磁穿隧接面(MTJ)结构，该MTJ结构包括：一自由层，其具有一可改变之磁化方向；一钉扎层，其具有一钉扎之磁化方向；及一隧道障壁层，其夹在该自由层与该钉扎层之间，其中该自由层包括一CoFeAlB合金。
-
公开(公告)号：TW201701512A
公开(公告)日：2017-01-01
申请号：TW104121168
申请日：2015-06-30
发明人： 小澤德郎 , OZAWA, TOKURO , 郭志徹 , KUO, CHIH CHE , 青木幸司 , AOKI, KOJI , 木村睦 , KIMURA, MUTSUMI , 松本貴明 , MATSUMOTO, TAKAAKI , 宮村祥吾 , MIYAMURA, SHOGO
IPC分类号： H01L43/00
摘要： 一種磁感電阻元件於此揭露。磁感電阻元件包含第一電極、第二電極，以及磁感電阻層。於第一電極及第二電極之間外加電壓流通電流後，磁感電阻層的電阻值根據磁場強度變化。磁感電阻層係利用非晶氧化銦鎵鋅薄膜的圖案化而形成。
简体摘要： 一种磁感电阻组件于此揭露。磁感电阻组件包含第一电极、第二电极，以及磁感电阻层。于第一电极及第二电极之间外加电压流通电流后，磁感电阻层的电阻值根据磁场强度变化。磁感电阻层系利用非晶氧化铟镓锌薄膜的图案化而形成。
-
公开(公告)号：TWI553922B
公开(公告)日：2016-10-11
申请号：TW104121168
申请日：2015-06-30
发明人： 小澤德郎 , OZAWA, TOKURO , 郭志徹 , KUO, CHIH CHE , 青木幸司 , AOKI, KOJI , 木村睦 , KIMURA, MUTSUMI , 松本貴明 , MATSUMOTO, TAKAAKI , 宮村祥吾 , MIYAMURA, SHOGO
IPC分类号： H01L43/00
-
公开(公告)号：TW201543727A
公开(公告)日：2015-11-16
申请号：TW104111367
申请日：2015-04-09
发明人： 裵丙才 , BAE, BYOUNGJAE , 朴鐘撤 , PARK, JONGCHUL , 權信 , KWON, SHIN , 金仁皓 , KIM, INHO , 宣昌佑 , SUN, CHANGWOO
CPC分类号： H01L43/12 , H01L27/228 , H01L43/08
摘要： 一種製造半導體裝置之方法，所述方法包括：在基板上形成導電柱；在所述導電柱之間依序形成犧牲層及成型結構；在所述成型結構上形成導電層，使得所述導電層連接至所述導電柱；移除所述犧牲層以形成空氣間隙；移除所述成型結構以形成擴大之空氣間隙；以及圖案化所述導電層以開放所述擴大之空氣間隙。
简体摘要： 一种制造半导体设备之方法，所述方法包括：在基板上形成导电柱；在所述导电柱之间依序形成牺牲层及成型结构；在所述成型结构上形成导电层，使得所述导电层连接至所述导电柱；移除所述牺牲层以形成空气间隙；移除所述成型结构以形成扩大之空气间隙；以及图案化所述导电层以开放所述扩大之空气间隙。
-
-
-
-
-
-
-
-
-
搜索结果
59 条记录 (耗时 0.026 秒)
