-
公开(公告)号：TWI533609B
公开(公告)日：2016-05-11
申请号：TW102125094
申请日：2013-07-12
发明人： 曾聖哲 , TSENG, SHENG CHE
CPC分类号： H03K21/10 , H03K21/023
-
公开(公告)号：TW201630353A
公开(公告)日：2016-08-16
申请号：TW104144683
申请日：2014-08-14
申请人： 英特爾股份有限公司 , INTEL CORPORATION
发明人： 尼可諾夫 狄米崔 , NIKONOV, DMITRI E. , 曼尼佩楚尼 沙西坎斯 , MANIPATRUNI, SASIKANTH , 楊 艾恩 , YOUNG, IAN A. , 卡拉爾 凡彼 , CALAYIR, VEHBI
摘要： 描述一閂包含：第一全自旋邏輯(ASL)裝置；耦接至第一ASL裝置的第二ASL裝置，第二ASL裝置藉由時脈訊號為可控制的；及耦接至第二ASL裝置的第三ASL裝置，其中第一ASL裝置和第三ASL裝置具有耦接至電源端子之各自的磁鐵。描述一正反器，其包含：第一ASL裝置；耦接至第一ASL裝置的第二ASL裝置，第二ASL裝置藉由第一時脈訊號為可控制的；耦接至第二ASL裝置的第三ASL裝置，第三ASL裝置藉由第二時脈訊號為可控制的，第二時脈訊號相對於第一時脈訊號為不同相位的；及耦接至第三ASL裝置的第四ASL裝置，其中第一ASL裝置和第四ASL裝置具有耦接至電源端子之各自的磁鐵。
简体摘要： 描述一闩包含：第一全自旋逻辑(ASL)设备；耦接至第一ASL设备的第二ASL设备，第二ASL设备借由时脉信号为可控制的；及耦接至第二ASL设备的第三ASL设备，其中第一ASL设备和第三ASL设备具有耦接至电源端子之各自的磁铁。描述一正反器，其包含：第一ASL设备；耦接至第一ASL设备的第二ASL设备，第二ASL设备借由第一时脉信号为可控制的；耦接至第二ASL设备的第三ASL设备，第三ASL设备借由第二时脉信号为可控制的，第二时脉信号相对于第一时脉信号为不同相位的；及耦接至第三ASL设备的第四ASL设备，其中第一ASL设备和第四ASL设备具有耦接至电源端子之各自的磁铁。
-
公开(公告)号：TW201521361A
公开(公告)日：2015-06-01
申请号：TW103127920
申请日：2014-08-14
申请人： 英特爾股份有限公司 , INTEL CORPORATION
发明人： 尼可諾夫 狄米崔 , NIKONOV, DMITRI E. , 曼尼佩楚尼 沙西坎斯 , MANIPATRUNI, SASIKANTH , 楊 艾恩 , YOUNG, IAN A. , 卡拉爾 凡彼 , CALAYIR, VEHBI
摘要： 描述一閂包含：第一全自旋邏輯(ASL)裝置；耦接至第一ASL裝置的第二ASL裝置，第二ASL裝置藉由時脈訊號為可控制的；及耦接至第二ASL裝置的第三ASL裝置，其中第一ASL裝置和第三ASL裝置具有耦接至電源端子之各自的磁鐵。描述一正反器，其包含：第一ASL裝置；耦接至第一ASL裝置的第二ASL裝置，第二ASL裝置藉由第一時脈訊號為可控制的；耦接至第二ASL裝置的第三ASL裝置，第三ASL裝置藉由第二時脈訊號為可控制的，第二時脈訊號相對於第一時脈訊號為不同相位的；及耦接至第三ASL裝置的第四ASL裝置，其中第一ASL裝置和第四ASL裝置具有耦接至電源端子之各自的磁鐵。
简体摘要： 描述一闩包含：第一全自旋逻辑(ASL)设备；耦接至第一ASL设备的第二ASL设备，第二ASL设备借由时脉信号为可控制的；及耦接至第二ASL设备的第三ASL设备，其中第一ASL设备和第三ASL设备具有耦接至电源端子之各自的磁铁。描述一正反器，其包含：第一ASL设备；耦接至第一ASL设备的第二ASL设备，第二ASL设备借由第一时脉信号为可控制的；耦接至第二ASL设备的第三ASL设备，第三ASL设备借由第二时脉信号为可控制的，第二时脉信号相对于第一时脉信号为不同相位的；及耦接至第三ASL设备的第四ASL设备，其中第一ASL设备和第四ASL设备具有耦接至电源端子之各自的磁铁。
-
公开(公告)号：TWI519162B
公开(公告)日：2016-01-21
申请号：TW101137339
申请日：2012-10-09
发明人： 莫要武 , MO, YAOWU , 徐辰 , XU, CHEN , 瞿旻 , QU, MIN , 代鐵軍 , DAI, TIEJUN , 王睿 , WANG, RUI , 駱曉東 , LUO, XIAODONG
CPC分类号： H04N5/347 , H04N5/3532 , H04N5/355 , H04N5/3745 , H04N5/378
-
公开(公告)号：TW201503591A
公开(公告)日：2015-01-16
申请号：TW102125094
申请日：2013-07-12
发明人： 曾聖哲 , TSENG, SHENG CHE
CPC分类号： H03K21/10 , H03K21/023
摘要： 本發明揭露一種可實現50%工作週期之整數除頻器，包含：一來源時脈輸入端，用來提供一來源時脈；以及二個或二個以上之閂鎖器，該些閂鎖器依據一連接順序串聯在一起。每該閂鎖器包含：一訊號輸入級，用來接收一輸入訊號；一時脈接收級，當該閂鎖器對應該連接順序之奇數時，該時脈接收級將該來源時脈當作一輸入時脈並將該來源時脈之一反相時脈當作該輸入時脈之反相訊號，而當該閂鎖器對應該連接順序之偶數時，該時脈接收級將該反相時脈當作該輸入時脈並將該來源時脈當作該輸入時脈之反相訊號；以及一訊號輸出級，用來依據該輸入訊號與該來源時脈輸出一輸出訊號。
简体摘要： 本发明揭露一种可实现50%工作周期之整数除频器，包含：一来源时脉输入端，用来提供一来源时脉；以及二个或二个以上之闩锁器，该些闩锁器依据一连接顺序串联在一起。每该闩锁器包含：一信号输入级，用来接收一输入信号；一时脉接收级，当该闩锁器对应该连接顺序之奇数时，该时脉接收级将该来源时脉当作一输入时脉并将该来源时脉之一反相时脉当作该输入时脉之反相信号，而当该闩锁器对应该连接顺序之偶数时，该时脉接收级将该反相时脉当作该输入时脉并将该来源时脉当作该输入时脉之反相信号；以及一信号输出级，用来依据该输入信号与该来源时脉输出一输出信号。
-
公开(公告)号：TWI599175B
公开(公告)日：2017-09-11
申请号：TW104144683
申请日：2014-08-14
申请人： 英特爾股份有限公司 , INTEL CORPORATION
发明人： 尼可諾夫 狄米崔 , NIKONOV, DMITRI E. , 曼尼佩楚尼 沙西坎斯 , MANIPATRUNI, SASIKANTH , 楊 艾恩 , YOUNG, IAN A. , 卡拉爾 凡彼 , CALAYIR, VEHBI
-
公开(公告)号：TWI545899B
公开(公告)日：2016-08-11
申请号：TW101110436
申请日：2012-03-26
发明人： 崔海郎 , CHOI, HAE-RANG , 金龍珠 , KIM, YONG-JU
IPC分类号： H03K23/50
CPC分类号： H03K5/1565 , H03K21/38
-
公开(公告)号：TWI527379B
公开(公告)日：2016-03-21
申请号：TW103127920
申请日：2014-08-14
申请人： 英特爾股份有限公司 , INTEL CORPORATION
发明人： 尼可諾夫 狄米崔 , NIKONOV, DMITRI E. , 曼尼佩楚尼 沙西坎斯 , MANIPATRUNI, SASIKANTH , 楊 艾恩 , YOUNG, IAN A. , 卡拉爾 凡彼 , CALAYIR, VEHBI
-
公开(公告)号：TW201328351A
公开(公告)日：2013-07-01
申请号：TW101137339
申请日：2012-10-09
发明人： 莫要武 , MO, YAOWU , 徐辰 , XU, CHEN , 瞿旻 , QU, MIN , 代鐵軍 , DAI, TIEJUN , 王睿 , WANG, RUI , 駱曉東 , LUO, XIAODONG
CPC分类号： H04N5/347 , H04N5/3532 , H04N5/355 , H04N5/3745 , H04N5/378
摘要： 一種用於高效能CMOS影像感測器之算術計數電路包括：複數個計數器級之複數個正反器；及該複數個計數器級之複數個多工器，其耦接至該複數個正反器。該複數個多工器中之每一者經耦接以接收控制信號，該控制信號包括一雙態觸發信號、一保持信號、一移位啟用信號或一模式信號中之至少一者。該等控制信號選擇該複數個多工器中之每一者之輸出。該複數個正反器中之每一者經耦接以基於自該複數個多工器接收之輸入而處於一雙態觸發狀態、一保持狀態、一重設狀態或一設定狀態中之一者中。描述了其它實施例。
简体摘要： 一种用于高性能CMOS影像传感器之算术计数电路包括：复数个计数器级之复数个正反器；及该复数个计数器级之复数个多任务器，其耦接至该复数个正反器。该复数个多任务器中之每一者经耦接以接收控制信号，该控制信号包括一双态触发信号、一保持信号、一移位激活信号或一模式信号中之至少一者。该等控制信号选择该复数个多任务器中之每一者之输出。该复数个正反器中之每一者经耦接以基于自该复数个多任务器接收之输入而处于一双态触发状态、一保持状态、一重设状态或一设置状态中之一者中。描述了其它实施例。
-
公开(公告)号：TW201308900A
公开(公告)日：2013-02-16
申请号：TW101110436
申请日：2012-03-26
发明人： 崔海郎 , CHOI, HAE-RANG , 金龍珠 , KIM, YONG-JU
IPC分类号： H03K23/50
CPC分类号： H03K5/1565 , H03K21/38
摘要： 一半導體裝置之一計數電路包括：複數個計數單元，其經組態以分別回應於複數個計數時脈而對計數碼之各別位元進行計數，且回應於一計數控制信號而控制一計數方向；一時脈雙態觸發控制單元，其經組態以回應於時脈控制信號而控制該複數個計數時脈當中進行雙態觸發之計數時脈的數目；及一計數操作控制單元，其經組態以比較目標碼之一值與該等計數碼之一值，且根據一比較結果判定該計數控制信號之一值。
简体摘要： 一半导体设备之一计数电路包括：复数个计数单元，其经组态以分别回应于复数个计数时脉而对计数码之各别比特进行计数，且回应于一计数控制信号而控制一计数方向；一时脉双态触发控制单元，其经组态以回应于时脉控制信号而控制该复数个计数时脉当中进行双态触发之计数时脉的数目；及一计数操作控制单元，其经组态以比较目标码之一值与该等计数码之一值，且根据一比较结果判定该计数控制信号之一值。
-
-
-
-
-
-
-
-
-
搜索结果
10 条记录 (耗时 0.018 秒)
