公开(公告)号：US20090113137A1

公开(公告)日：2009-04-30

申请号：US11929180

申请日：2007-10-30

申请人： Brian C. Grayson ,  Klas M. Bruce ,  Anhdung D. Ngo ,  Michael D. Snyder

发明人： Brian C. Grayson ,  Klas M. Bruce ,  Anhdung D. Ngo ,  Michael D. Snyder

IPC分类号： G06F12/08

CPC分类号： G06F12/128 ,  G06F12/122

摘要： A multi-way cache system includes multi-way cache storage circuitry, a pseudo least recently used (PLRU) tree state representative of a PLRU tree, the PLRU tree having a plurality of levels, and PLRU control circuitry coupled to the multi-way cache storage circuitry and the PLRU tree state. The PLRU control circuitry has programmable PLRU tree level update enable circuitry which selects Y levels of the plurality of levels of the PLRU tree to be updated. The PLRU control circuitry, in response to an address hitting or resulting in an allocation in the multi-way cache storage circuitry, updates only the selected Y levels of the PLRU tree state.

摘要翻译： 多路缓存系统包括多路缓存存储电路，代表PLRU树的伪最近最少使用（PLRU）树状态，具有多个电平的PLRU树，以及耦合到多路缓存的PLRU控制电路 存储电路和PLRU树状态。 PLRU控制电路具有可编程PLRU树级更新使能电路，其选择要更新的PLRU树的多个级别的Y级。 PLRU控制电路响应于在多路高速缓存存储电路中的分配地址或导致分配，仅更新PLRU树状态的所选Y级。