公开(公告)号：US07630382B1

公开(公告)日：2009-12-08

申请号：US10801489

申请日：2004-03-15

申请人： Chi-Yin Wong

发明人： Chi-Yin Wong

IPC分类号： H04L12/28 ,  H04L12/56

CPC分类号： H04L12/5601

摘要： A system for managing circuit emulation service over an Asynchronous Transfer Mode (ATM) network is provided. The system includes control logic configured to receive channelized circuit data from a client, the channelized circuit data being transmitted at an arbitrary rate. The channelized circuit data is formatted into one or more ATM cells. Each ATM cell has a payload. The payload has a number of octets and corresponding validity fields. Each validity field is used to indicate whether the associated octet contains valid data. The one or more ATM cells are transmitted across the ATM network. By examining the validity fields, the transmission of the one or more ATM cells effectively results in transmission of the channelized circuit data at the arbitrary rate over the ATM network. The arbitrary rate is not a multiple of a fundamental rate.

摘要翻译： 提供了一种通过异步传输模式（ATM）网络来管理电路仿真服务的系统。 该系统包括被配置为从客户机接收信道化电路数据的控制逻辑，以任意速率发送的信道化电路数据。 信道化电路数据被格式化成一个或多个ATM信元。 每个ATM信元都有一个有效载荷。 有效载荷具有多个八位字节和相应的有效性字段。 每个有效字段用于指示相关联的八位字节是否包含有效数据。 一个或多个ATM信元通过ATM网络传输。 通过检查有效性字段，一个或多个ATM信元的传输有效地导致信道化电路数据以ATM网络上的任意速率的传输。 任意率不是基本利率的倍数。

公开(公告)号：US07522606B1

公开(公告)日：2009-04-21

申请号：US10985789

申请日：2004-11-09

申请人： Ran Sendrovitz

发明人： Ran Sendrovitz

IPC分类号： H04L12/28 ,  H04J3/24 ,  G06F15/16 ,  G06F11/00 ,  G06C25/02

CPC分类号： H04L47/10 ,  H04L47/34

摘要： A plurality of packets are received at a receiver. The plurality of packets are sent in a first ordering from a transmitter and received in a second ordering. The second ordering is different from the first ordering. The packets, when they were sent, are assigned sequence numbers based on the first ordering. As each of the plurality of packets is received in the second ordering, a packet is written to a buffer position in a buffer based on the sequence number associated with the packet. The writes to the buffer positions are out of order or in a non-sequential order as compared to a sequential ordering of buffer positions in the buffer. Packets are then read from the buffer in a sequential order. As packets are read from the buffer, they are read in the first ordering that the packets were sent in.

摘要翻译： 在接收机处接收多个分组。 多个分组以来自发射机的第一顺序发送并以第二次排序接收。 第二个排序与第一个排序不同。 发送数据包时，会根据第一个顺序分配序列号。 当按照第二次排序接收到多个分组中的每一个时，基于与该分组相关联的序列号将分组写入缓冲器中的缓冲器位置。 与缓冲器中的缓冲器位置的顺序排列相比，对缓冲器位置的写入是无序的或以非顺序的顺序。 然后按顺序从缓冲区读取数据包。 当从缓冲区中读取数据包时，将按照发送数据包的顺序进行读取。

公开(公告)号：US07403986B1

公开(公告)日：2008-07-22

申请号：US10045182

申请日：2001-10-18

申请人： Hui-Lin Li ,  Bahar E. Baran

发明人： Hui-Lin Li ,  Bahar E. Baran

IPC分类号： G06F15/173

CPC分类号： H04L41/0226 ,  H04L41/0213 ,  H04L67/1095

摘要： A method is provided for synchronizing circuit related objects between a network management system (NMS) and a network control processor (NCP). In one example, the method translates data for the circuit related objects from binary data to ASCII data in the network control processor. The ASCII is received into the network management system server from the network control processor. The ASCII data is parsed. The ASCII data is then stored in a network management system database.

摘要翻译： 提供了一种用于在网络管理系统（NMS）和网络控制处理器（NCP）之间同步电路相关对象的方法。 在一个示例中，该方法将用于电路相关对象的数据从二进制数据转换为网络控制处理器中的ASCII数据。 ASCII从网络控制处理器接收到网络管理系统服务器中。 ASCII数据被解析。 然后将ASCII数据存储在网络管理系统数据库中。

公开(公告)号：US20080130509A1

公开(公告)日：2008-06-05

申请号：US11565532

申请日：2006-11-30

申请人： Sreedhar Pampati ,  Kevin Isacks ,  Roger Hook

发明人： Sreedhar Pampati ,  Kevin Isacks ,  Roger Hook

IPC分类号： H04L12/26

CPC分类号： H04L41/0681 ,  H04L43/0817 ,  H04M3/2254 ,  H04M7/1205

摘要： Techniques for sending and receiving alarm signals over packet-based communication networks are provided. A system for detecting alarm signals on a multiplexed communication line and generating data packets with alarm information is provided. Additionally, a system is provided for receiving data packets with alarm information and generating alarm signals based upon the alarm information of the data packets. The system optionally monitors a connection to a communication network and the status of one or more nodes coupled with the communication network and generates data packets or alarm signals if predetermined conditions are detected.

摘要翻译： 提供了通过基于分组的通信网络发送和接收报警信号的技术。 提供一种用于检测复用通信线路上的报警信号并产生具有报警信息的数据分组的系统。 此外，提供了一种用于接收具有报警信息的数据分组并基于数据分组的报警信息产生报警信号的系统。 系统可选地监视与通信网络的连接以及与通信网络耦合的一个或多个节点的状态，并且如果检测到预定条件则产生数据分组或报警信号。

公开(公告)号：US07359388B2

公开(公告)日：2008-04-15

申请号：US10102176

申请日：2002-03-20

申请人： John Grass

发明人： John Grass

IPC分类号： H04L12/28

CPC分类号： H04L65/1069 ,  H04L12/6418 ,  H04L29/06027 ,  H04L2012/6472 ,  H04L2012/6475

摘要： A method and apparatus are provided for frame packing for nodes in a network. In one example, the method includes receiving packet streams from network nodes; parsing the packet streams into individual calls; grouping the individual calls having the same destined node together into grouped calls; packing the grouped calls into single packets; and sending the single packets to the destined nodes.

摘要翻译： 提供了一种用于网络中的节点的帧打包的方法和装置。 在一个示例中，该方法包括从网络节点接收分组流; 将数据流解析为单独的呼叫; 将具有相同目的地节点的各个呼叫组合成分组呼叫; 将分组的呼叫打包成单个分组; 并将单个分组发送到目的地节点。

公开(公告)号：US07328399B2

公开(公告)日：2008-02-05

申请号：US10213697

申请日：2002-08-06

申请人： Kenneth R. Marshall ,  Jan S. Wesolowski

发明人： Kenneth R. Marshall ,  Jan S. Wesolowski

IPC分类号： G06F7/02

CPC分类号： G06F13/4291

摘要： A synchronous serial bus features a variable data size format and an in-line addressing and data architecture. Flexible addressing allows for a variety of slave devices and configurations. Frequent parity checking during a transaction allows for faster error recovery. Repeater devices connect multiple slaves to the master using only point-to-point physical connections, thus providing multidrop architecture while at the same time ensuring excellent signal integrity and allowing a very high speed operation.

摘要翻译： 同步串行总线具有可变数据大小格式和串行寻址和数据架构。 灵活的寻址允许各种从设备和配置。 在事务期间频繁的奇偶校验允许更快的错误恢复。 中继器设备仅使用点对点物理连接​​将多个从站连接到主站，从而提供多点架构，同时确保良好的信号完整性，并允许非常高的速度运行。

公开(公告)号：US07149916B1

公开(公告)日：2006-12-12

申请号：US10763852

申请日：2004-01-22

申请人： John Marino

发明人： John Marino

IPC分类号： G06F1/12

CPC分类号： H04L7/02 ,  H04L7/0008

摘要： A bit slice data path design is provided. Multiple chips are coupled to a data bus and configured to process a slice of data for the data bus. One chip in the design is designated as a master chip and the other chips are designated as slaves. A master chip sends a signal from a first time domain to a second time domain through a synchronization circuit. When the signal has been synchronized to the frequency of the second time domain, the signal is sent to the slave chips through a connection. The signal is also looped back to the second time domain in the master chip so that the signal reaches the second time domain in the master and slave chips in the same clock cycle.

摘要翻译： 提供了位片数据路径设计。 多个芯片耦合到数据总线并且被配置为处理数据总线的数据片。 设计中的一个芯片被指定为主芯片，其他芯片被指定为从机。 主芯片通过同步电路将信号从第一时域发送到第二时域。 当信号已经与第二时域的频率同步时，信号通过连接发送到从芯片。 信号也被环回到主芯片中的第二时域，使得信号在相同时钟周期内到达主芯片和从芯片中的第二时域。

公开(公告)号：US07085830B1

公开(公告)日：2006-08-01

申请号：US10041783

申请日：2001-10-18

申请人： Naresh C. Singhal ,  Bahar E. Baran

发明人： Naresh C. Singhal ,  Bahar E. Baran

IPC分类号： G06F15/173 ,  G06F17/00

CPC分类号： H04L41/024 ,  H04L41/0233 ,  Y10S707/99943

摘要： A system and method are provided for managing configuration inconsistencies between a network management system (NMS) and network elements (NEs). In one example, the system includes a user interface, which includes an object field configured to identify database objects of the network management system, wherein each database object corresponds to a network element; a network device field configured to identify a top level network device that contains the network element; a status field configured to display a database object state, wherein the database object state represents a relationship between the database object configuration and the network element configuration; and an input mechanism configured to issue a command to edit one of network element values and database object values.

摘要翻译： 提供了一种用于管理网络管理系统（NMS）和网络元件（NE）之间的配置不一致性的系统和方法。 在一个示例中，系统包括用户界面，其包括被配置为识别网络管理系统的数据库对象的对象字段，其中每个数据库对象对应于网络元素; 网络设备字段，被配置为识别包含所述网络元件的顶级网络设备; 配置为显示数据库对象状态的状态字段，其中所述数据库对象状态表示所述数据库对象配置与所述网络元件配置之间的关系; 以及输入机构，被配置为发出编辑网络元素值和数据库对象值之一的命令。

公开(公告)号：US07017038B1

公开(公告)日：2006-03-21

申请号：US10229322

申请日：2002-08-26

申请人： Guy F. LaChance ,  Jan S. Wesolowski

发明人： Guy F. LaChance ,  Jan S. Wesolowski

IPC分类号： G06F9/445

CPC分类号： G06F9/4403 ,  G06F11/1417

摘要： A boot-up operation system is provided. In one exemplary embodiment, the system includes a CPU, a bootstrap memory, a boot memory, a main memory, an I/O port and CPU operating system code. When the system is turned on, the CPU executes the bootstrap program which directs it to determine whether the boot memory contains the necessary code to perform the boot-up operation. If the boot memory contents are usable for boot-up operation, the CPU starts executing a boot program that is stored in the boot memory. If the boot memory contents are not usable for boot-up operation, the bootstrap program directs the CPU to download a copy of the CPU operating system code from outside the system using the I/O port. After the download, the CPU stores a copy of the downloaded operating system code and the boot program into the boot memory for future use.

摘要翻译： 提供启动操作系统。 在一个示例性实施例中，系统包括CPU，引导存储器，引导存储器，主存储器，I / O端口和CPU操作系统代码。 当系统打开时，CPU执行引导程序，引导它来确定引导存储器是否包含执行引导操作的必要代码。 如果启动存储器内容可用于启动操作，则CPU开始执行存储在引导存储器中的引导程序。 如果启动存储器内容不能用于启动操作，引导程序将引导CPU使用I / O端口从系统外部下载CPU操作系统代码的副本。 下载后，CPU将下载的操作系统代码和引导程序的副本存储到引导存储器中以备将来使用。

公开(公告)号：US20040268029A1

公开(公告)日：2004-12-30

申请号：US10821819

申请日：2004-04-08

申请人： Network Equipment Technologies, Inc.

发明人： Philip D. Cole

IPC分类号： G06F012/00

CPC分类号： G11C7/1042 ,  G06F13/1647

摘要： An apparatus and method are provided for transmitting data using synchronous dynamic random access memory (SDRAM). In example, the method includes writes data using a first set of SDRAM banks. Data is written using a second set of SDRAM banks, wherein the first set of SDRAM banks and the second set of SDRAM banks write interleaved. Data is read using a third set of SDRAM banks. Data is read using a fourth set of SDRAM banks, wherein the fourth set of SDRAM banks and the third set of SDRAM banks read interleaved.

摘要翻译： 提供了一种用于使用同步动态随机存取存储器（SDRAM）发送数据的装置和方法。 例如，该方法包括使用第一组SDRAM存储体的写入数据。 使用第二组SDRAM库写入数据，其中第一组SDRAM存储体和第二组SDRAM存储体写入交织。 使用第三组SDRAM存储区读取数据。 使用第四组SDRAM存储体读取数据，其中第四组SDRAM存储体和第三组SDRAM存储体读取交织。