公开(公告)号：US08664974B2

公开(公告)日：2014-03-04

申请号：US13011840

申请日：2011-01-21

申请人： Andre Rohe ,  Steven Teig ,  Herman Schmit ,  Jason Redgrave ,  Andrew Caldwell

发明人： Andre Rohe ,  Steven Teig ,  Herman Schmit ,  Jason Redgrave ,  Andrew Caldwell

IPC分类号： H03K19/173 ,  H01L25/00 ,  G06F9/455 ,  G06F17/50

CPC分类号： G06F17/5054 ,  G06F17/5077 ,  H03K19/173 ,  H03K19/17736 ,  H03K19/17752 ,  H03K19/17756 ,  H03K19/17776

摘要： A reconfigurable integrated circuit (“IC”) that has several reconfigurable circuits, each having several configurations for several configuration cycles. The reconfigurable circuits include several time-extending reconfigurable circuits. During the operation of the IC, each particular time-extending reconfigurable circuit maintains at least one of its configurations over at least two contiguous cycles, in order to allow a signal to propagate through a signal path, which contains the particular time-extending circuit, within a desired amount of time.

摘要翻译： 具有几个可重新配置电路的可重构集成电路（“IC”），每个可配置电路在几个配置周期中具有多种配置。 可重新配置的电路包括几个延时可重构电路。 在IC的操作期间，每个特定的时间延长的可重新配置电路在至少两个连续周期内保持其配置中的至少一个，以便允许信号传播通过包含特定延时电路的信号路径， 在期望的时间内。

公开(公告)号：US20110181317A1

公开(公告)日：2011-07-28

申请号：US13011840

申请日：2011-01-21

申请人： Andre Rohe ,  Steven Teig ,  Herman Schmit ,  Jason Redgrave ,  Andrew Caldwell

发明人： Andre Rohe ,  Steven Teig ,  Herman Schmit ,  Jason Redgrave ,  Andrew Caldwell

IPC分类号： H03K19/173

CPC分类号： G06F17/5054 ,  G06F17/5077 ,  H03K19/173 ,  H03K19/17736 ,  H03K19/17752 ,  H03K19/17756 ,  H03K19/17776

摘要： Some embodiments provide a reconfigurable integrated circuit (“IC”). This IC has several reconfigurable circuits, each having several configurations for several configuration cycles. The reconfigurable circuits include several time-extending reconfigurable circuits. During the operation of the IC, each particular time-extending reconfigurable circuit maintains at least one of its configurations over at least two contiguous cycles, in order to allow a signal to propagate through a signal path, which contains the particular time-extending circuit, within a desired amount of time. Some embodiments provide a method of designing a reconfigurable IC that has several reconfigurable circuits, each having several configurations and operating in several reconfiguration cycles. The method identifies a signal path through the IC that does not meet a timing constraint. The signal path includes several circuits, one of which is a particular reconfigurable circuit. The method then maintains a configuration of the particular reconfigurable circuit constant over at least two contiguous reconfiguration cycles in order to reduce signal delay through the signal path and thereby satisfy the timing constraint.

摘要翻译： 一些实施例提供可重构集成电路（“IC”）。 该IC具有几个可重新配置电路，每个具有几个配置周期的配置。 可重新配置的电路包括几个延时可重构电路。 在IC的操作期间，每个特定的时间延长的可重新配置电路在至少两个连续周期内保持其配置中的至少一个，以便允许信号传播通过包含特定延时电路的信号路径， 在期望的时间内。 一些实施例提供了一种设计可重配置IC的方法，该可重配置IC具有若干可重构电路，每个可重新配置电路具有若干配置并在几个重新配置周期中操作。 该方法识别通过IC的不符合定时约束的信号路径。 信号路径包括几个电路，其中之一是特定的可重新配置电路。 该方法然后在至少两个连续的重新配置周期上保持特定可重新配置电路的配置不变，以减少通过信号路径的信号延迟，从而满足定时约束。

公开(公告)号：US20090243651A1

公开(公告)日：2009-10-01

申请号：US12414660

申请日：2009-03-30

申请人： Andrew Caldwell ,  Herman Schmit ,  Steven Teig

发明人： Andrew Caldwell ,  Herman Schmit ,  Steven Teig

IPC分类号： H03K19/173

CPC分类号： G06F17/5054 ,  G06F17/505 ,  H03K19/1737 ,  H03K19/177

摘要： Some embodiments of the invention provide a configurable integrated circuit (“IC”). The configurable IC includes a set of multiplexers that each has a set of input terminals, a set of output terminals, and a set of select terminals. The set of multiplexers includes a group of multiplexers, where at least one input terminal of each multiplexer in the group is a permanently inverting input terminal. During at least a set of cycles during the operation of the configurable IC, several multiplexers in the group of multiplexers are used to implement a particular function.

摘要翻译： 本发明的一些实施例提供了可配置的集成电路（“IC”）。 可配置IC包括一组多路复用器，每组具有一组输入端子，一组输出端子和一组选择端子。 该组多路复用器包括一组多路复用器，其中组中的每个多路复用器的至少一个输入端是永久反相输入端。 在可配置IC的操作期间的至少一组周期期间，使用多路复用器组中的多个多路复用器来实现特定功能。

公开(公告)号：US20070257700A1

公开(公告)日：2007-11-08

申请号：US11269141

申请日：2005-11-07

申请人： Andrew Caldwell ,  Herman Schmit ,  Steven Teig

发明人： Andrew Caldwell ,  Herman Schmit ,  Steven Teig

IPC分类号： H03K19/173

CPC分类号： G06F17/5054 ,  G06F17/505 ,  H03K19/1737 ,  H03K19/177

摘要： Some embodiments of the invention provide a configurable integrated circuit (“IC”). The configurable IC includes a set of multiplexers that each has a set of input terminals, a set of output terminals, and a set of select terminals. The set of multiplexers includes a group of multiplexers, where at least one input terminal of each multiplexer in the group is a permanently inverting input terminal. During at least a set of cycles during the operation of the configurable IC, several multiplexers in the group of multiplexers are used to implement a particular function.

摘要翻译： 本发明的一些实施例提供了可配置的集成电路（“IC”）。 可配置IC包括一组多路复用器，每组具有一组输入端子，一组输出端子和一组选择端子。 该组多路复用器包括一组多路复用器，其中组中的每个多路复用器的至少一个输入端是永久反相输入端。 在可配置IC的操作期间的至少一组周期期间，使用多路复用器组中的多个多路复用器来实现特定功能。

公开(公告)号：US08434045B1

公开(公告)日：2013-04-30

申请号：US13047784

申请日：2011-03-14

申请人： Herman Schmit ,  Daniel J. Pugh ,  Steven Teig

发明人： Herman Schmit ,  Daniel J. Pugh ,  Steven Teig

IPC分类号： G06F17/50

CPC分类号： G06F17/5054 ,  G11C8/16

摘要： Some embodiments provide a method of providing configurable ICs to a user. The method provides the configurable IC and a set of behavioral descriptions to the user. The behavioral descriptions specify the effects of accesses to a memory by a set of memory ports given a set of parameters chosen by the user.

摘要翻译： 一些实施例提供了向用户提供可配置IC的方法。 该方法为用户提供了可配置的IC和一组行为描述。 行为描述指定给定由用户选择的一组参数的一组存储器端口对存储器的访问的影响。

公开(公告)号：US20130099819A1

公开(公告)日：2013-04-25

申请号：US13621145

申请日：2012-09-15

申请人： Herman Schmit ,  Michael Butts ,  Brad L. Hutchings ,  Steven Teig

发明人： Herman Schmit ,  Michael Butts ,  Brad L. Hutchings ,  Steven Teig

IPC分类号： H03K19/177 ,  G06F17/50

CPC分类号： G06F17/5068 ,  H03K19/17748 ,  H03K19/17752 ,  H03K19/17776

摘要： Some embodiments of the invention provide a configurable integrated circuit (IC). The IC includes at least fifty configurable circuits arranged in an array having a plurality of rows and a plurality of columns. Each configurable circuit for configurably performing a set of operations. At least a first configurable circuit reconfigures at a first reconfiguration rate. The first configurable circuit performs a different operation each time the first configurable circuit is reconfigured. The reconfiguration of the first configurable circuit does not follow any sequential progression through the set of operations of the first configurable circuit.

摘要翻译： 本发明的一些实施例提供了一种可配置的集成电路（IC）。 IC包括布置在具有多个行和多个列的阵列中的至少五十个可配置电路。 每个可配置电路，用于可配置地执行一组操作。 至少第一可配置电路以第一重新配置速率重新配置。 第一可配置电路在每次重新配置第一可配置电路时执行不同的操作。 第一可配置电路的重新配置不遵循通过第一可配置电路的一组操作的任何顺序进行。

公开(公告)号：US07948266B2

公开(公告)日：2011-05-24

申请号：US12685673

申请日：2010-01-11

申请人： Herman Schmit ,  Michael Butts ,  Brad L. Hutchings ,  Steven Teig

发明人： Herman Schmit ,  Michael Butts ,  Brad L. Hutchings ,  Steven Teig

IPC分类号： H03K19/173 ,  H01L21/82

CPC分类号： G06F17/5068 ,  H03K19/17748 ,  H03K19/17752 ,  H03K19/17776

摘要： Some embodiments provide an integrated circuit (IC) that has a first interface rate for exchanging signals in at least one direction with a circuit outside of the IC. The IC has multiple reconfigurable circuits. Each of the reconfigurable circuits is for reconfiguring at a second rate. The second rate is faster than the first interface rate. Each of the reconfigurable circuits reconfigures when configuration data that specifies an operation of the particular reconfigurable circuit changes from a first configuration data set that is stored in the IC to a second configuration data set that is also stored in the IC.

摘要翻译： 一些实施例提供了具有用于在至少一个方向上与IC外部的电路交换信号的第一接口速率的集成电路（IC）。 该IC具有多个可重构电路。 每个可重构电路用于以第二速率进行重新配置。 第二个速率比第一个接口速率快。 当指定特定可重新配置电路的操作的配置数据从存储在IC中的第一配置数据集改变为也存储在IC中的第二配置数据集时，每个可重构电路重新配置。

公开(公告)号：US07667486B2

公开(公告)日：2010-02-23

申请号：US11608790

申请日：2006-12-08

申请人： Herman Schmit ,  Michael Butts ,  Brad L. Hutchings ,  Steven Teig

发明人： Herman Schmit ,  Michael Butts ,  Brad L. Hutchings ,  Steven Teig

IPC分类号： G06F7/38 ,  H03K19/173 ,  H03K17/693

CPC分类号： G06F17/5068 ,  H03K19/17748 ,  H03K19/17752 ,  H03K19/17776

摘要： Some embodiments of the invention provide a configurable integrated circuit (IC). The IC includes at least fifty configurable circuits arranged in an array having a plurality of rows and a plurality of columns. Each configurable circuit for configurably performing a set of operations. At least a first configurable circuit reconfigures at a first reconfiguration rate. The first configurable circuit performs a different operation each time the first configurable circuit is reconfigured. The reconfiguration of the first configurable circuit does not follow any sequential progression through the set of operations of the first configurable circuit.

摘要翻译： 本发明的一些实施例提供了一种可配置的集成电路（IC）。 IC包括布置在具有多个行和多个列的阵列中的至少五十个可配置电路。 每个可配置电路，用于可配置地执行一组操作。 至少第一可配置电路以第一重新配置速率重新配置。 第一可配置电路在每次重新配置第一可配置电路时执行不同的操作。 第一可配置电路的重新配置不遵循通过第一可配置电路的一组操作的任何顺序进行。

公开(公告)号：US20100001759A1

公开(公告)日：2010-01-07

申请号：US12419289

申请日：2009-04-06

申请人： Steven Teig ,  Herman Schmit ,  Randy Renfu Huang

发明人： Steven Teig ,  Herman Schmit ,  Randy Renfu Huang

IPC分类号： H03K19/173

CPC分类号： H03K19/17704 ,  H03K19/17736

摘要： Some embodiments provide a configurable IC that includes a configurable routing fabric with storage elements. In some embodiments, the routing fabric provides a communication pathway that routes signals to and from source and destination components. The routing fabric of some embodiments provides the ability to selectively store the signals passing through the routing fabric within the storage elements of the routing fabric. In this manner, a source or destination component continually performs operations (e.g., computational or routing) irrespective of whether a previous signal from or to such a component is stored within the routing fabric. The source and destination components include configurable logic circuits, configurable interconnect circuits, and various other circuits that receive or distribute signals throughout the configurable IC.

摘要翻译： 一些实施例提供了一种可配置IC，其包括具有存储元件的可配置路由结构。 在一些实施例中，路由结构提供将信号路由到来自源和目的地组件的信号通路。 一些实施例的路由结构提供了选择性地将通过路由结构的信号存储在路由结构的存储元件内的能力。 以这种方式，源或目的地组件连续地执行操作（例如，计算或路由），而不管来自或向这样的组件的先前信号是否存储在路由结构内。 源和目标组件包括可配置逻辑电路，可配置互连电路以及在整个可配置IC中接收或分配信号的各种其他电路。

公开(公告)号：US07626419B1

公开(公告)日：2009-12-01

申请号：US11829300

申请日：2007-07-27

申请人： Herman Schmit ,  Steven Teig

发明人： Herman Schmit ,  Steven Teig

IPC分类号： H03K19/177

CPC分类号： H03K19/17736 ,  H03K19/17796

摘要： Some embodiments of the invention provide a via programmable gate array (“VPGA”) with several configurable circuits arranged in a configurable circuit arrangement. At least some of the configurable circuits are via programmable (“VP”) configured circuits. In some embodiments, the configurable circuit arrangement is a configurable circuit arrangement that includes numerous (e.g., 50, 100, etc.) configurable circuits that are arranged in several rows and columns. This circuit arrangement also includes several bit lines, where at least one the bit line provides a configuration value to at least one configurable circuit. In some embodiments, at least some bit lines traverse along more than one column or row in the circuit arrangement.

摘要翻译： 本发明的一些实施例提供具有以可配置电路布置布置的多个可配置电路的通孔可编程门阵列（“VPGA”）。 至少一些可配置电路通过可编程（“VP”）配置电路。 在一些实施例中，可配置电路装置是可配置的电路装置，其包括布置成多行和多列的许多（例如，50,100等）可配置电路。 该电路布置还包括几个位线，其中至少一个位线向至少一个可配置电路提供配置值。 在一些实施例中，至少一些位线沿着电路装置中的多于一列或多行而横越。