利索-全球专利检索

  1. 登录
  2. 注册

搜索结果

685 条记录 (耗时 0.024 秒)

    Programmable logic circuit using three-dimensional stacking techniques
    7.
    发明授权
    Programmable logic circuit using three-dimensional stacking techniques 有权
    可编程逻辑电路采用三维堆叠技术

    公开(公告)号：US09300298B2

    公开(公告)日：2016-03-29

    申请号：US13914720

    申请日：2013-06-11

    申请人： International Business Machines Corporation

    发明人： Edgar R. Cordero ,  Robert B. Tremaine

    IPC分类号： H03K19/08 ,  G11C29/08 ,  H03K19/177

    CPC分类号： H03K19/08 ,  G11C29/08 ,  H03K19/17752 ,  H03K19/17796

    摘要： A method of configuring a plurality of configurable integrated circuit dies including receiving a configuration data stream at a die stack. The configuration data stream includes configuration memory data for logic devices located on dies in the die stack. At least two of the dies are located on different substrates. The method also includes, performing for each of the dies in the die stack: receiving the configuration memory data for the die, storing the configuration memory data for the die in a configuration memory on the die, determining whether the configuration data stream includes configuration memory data for an additional die in the die stack, and transmitting the configuration data stream to the additional die in the die stack in response to the configuration data stream including configuration memory data for the additional die in the die stack.

    摘要翻译： 一种配置多个可配置集成电路管芯的方法，包括在管芯堆叠处接收配置数据流。 配置数据流包括位于管芯堆叠中的管芯上的逻辑器件的配置存储器数据。 至少两个模具位于不同的基板上。 该方法还包括：对芯片堆叠中的每个裸片执行：接收芯片的配置存储器数据，将芯片的配置存储器数据存储在芯片上的配置存储器中，确定配置数据流是否包括配置存储器 用于在管芯堆叠中的附加管芯的数据，以及响应于包括管芯堆叠中的附加管芯的配置存储器数据的配置数据流，将配置数据流传输到管芯堆叠中的附加管芯。

    Three dimensional integrated circuits
    8.
    发明授权
    Three dimensional integrated circuits 有权
    三维集成电路

    公开(公告)号：US09240790B2

    公开(公告)日：2016-01-19

    申请号：US14458939

    申请日：2014-08-13

    申请人： Yakimishu Co. Ltd. L.L.C.

    发明人： Raminda Udaya Madurawe

    IPC分类号： H01L23/02 ,  H03K19/177 ,  H03K19/173 ,  H01L21/822 ,  H01L27/06

    CPC分类号： H03K19/17724 ,  H01L21/8221 ,  H01L27/0688 ,  H03K19/1735 ,  H03K19/177 ,  H03K19/17736 ,  H03K19/17748 ,  H03K19/17796

    摘要： A three-dimensional semiconductor device, comprising: a first module layer having a plurality of circuit blocks; and a second module layer positioned substantially above the first module layer, including a plurality of configuration circuits; and a third module layer positioned substantially above the second module layer, including a plurality of circuit blocks; wherein, the configuration circuits in the second module control a portion of the circuit blocks in the first and third module layers.

    摘要翻译： 一种三维半导体器件，包括：具有多个电路块的第一模块层; 以及第二模块层，其基本上位于所述第一模块层的上方，包括多个配置电路; 以及第三模块层，其基本上位于所述第二模块层的上方，包括多个电路块; 其中，第二模块中的配置电路控制第一和第三模块层中的电路块的一部分。

    Method of outputting positioning pulse by PLC
    9.
    发明授权
    Method of outputting positioning pulse by PLC 有权
    通过PLC输出定位脉冲的方法

    公开(公告)号：US09112500B2

    公开(公告)日：2015-08-18

    申请号：US14495000

    申请日：2014-09-24

    申请人： LSIS CO., LTD.

    发明人： Jo Dong Park

    IPC分类号： G05B11/01 ,  H03K19/177

    CPC分类号： H03K19/17796 ,  G05B2219/25045

    摘要： A method of outputting a positioning pulse by a programmable logic controller (PLC) is provided. The method includes setting up the desired cycle of a pulse to be output; determining a number of needed clocks based on a number of system clocks and a desired frequency according to the desired cycle; determining a total number of needed clocks based on the number of needed clocks and the desired frequency; determining a clock difference based on the number of system clocks and the total number of needed clocks; determining a first number of setup clocks corresponding to a first output pulse in a certain cycle; determining a second number of setup clocks corresponding to pulses except for the first output pulse; and outputting a pulse based on the first number of setup clocks and the second number of setup clocks.

    摘要翻译： 提供了一种通过可编程逻辑控制器（PLC）输出定位脉冲的方法。 该方法包括设置要输出的脉冲的期望周期; 根据期望的周期，基于多个系统时钟和期望的频率来确定需要的时钟的数量; 基于所需时钟的数量和期望的频率确定所需时钟的总数; 基于系统时钟的数量和所需时钟的总数确定时钟差; 确定在一定周期内对应于第一输出脉冲的第一数量的设置时钟; 确定对应于除了第一输出脉冲之外的脉冲的第二数量的设置时钟; 并且基于第一数量的设置时钟和第二数量的设置时钟输出脉冲。

    MPGA products based on a prototype FPGA
    10.
    再颁专利
    MPGA products based on a prototype FPGA 有权
    MPGA产品基于原型FPGA

    公开(公告)号：USRE45110E1

    公开(公告)日：2014-09-02

    申请号：US13411486

    申请日：2012-03-02

    申请人： Raminda Udaya Madurawe ,  Peter Ramyalal Suaris ,  Thomas Henry White

    发明人： Raminda Udaya Madurawe ,  Peter Ramyalal Suaris ,  Thomas Henry White

    IPC分类号： G06F17/50

    CPC分类号： G06F17/5054 ,  G06F17/5045 ,  G11C16/0433 ,  G11C17/16 ,  H01L27/1052 ,  H03K19/17796

    摘要： A smaller mask programmable gate array (MPGA) device derived from a larger field programmable gate array (FPGA), comprising: a layout of transistors and a plurality of interconnect layers substantially identical to a smaller region of the FPGA; and input/output pads matching a subset of the input/output pads of the FPGA; wherein, a design that is mapped to said smaller region of the FPGA device using said subset of input/output pads by a user programmable means can be identically mapped to the MPGA by a hard-wire circuit. Such a gate array further comprises a mask programmable metal-circuit in lieu of a user programmable configuration circuit of the FPGA; and a logic block to input/output pad connection in lieu of a logic block to a register at the boundary of said smaller region to an input/output pad connection of the FPGA.

    摘要翻译： 从较大的现场可编程门阵列（FPGA）导出的较小的掩模可编程门阵列（MPGA）器件，包括：晶体管的布局和与FPGA的较小区域基本相同的多个互连层; 以及与FPGA的输入/输出焊盘的子集匹配的输入/输出焊盘; 其中，使用用户可编程装置的所述输入/输出焊盘子集映射到所述FPGA器件的所述较小区域的设计可以通过硬线电路被相同地映射到MPGA。 这种门阵列还包括代替FPGA的用户可编程配置电路的掩模可编程金属电路; 以及逻辑块，以将代替逻辑块的输入/输出焊盘连接输入到所述较小区域的边界处的寄存器到FPGA的输入/输出焊盘连接。