公开(公告)号：US20080160753A1

公开(公告)日：2008-07-03

申请号：US11801498

申请日：2007-05-10

申请人： Eun Soo Kim ,  Jung Geun Kim ,  Suk Joong Kim

发明人： Eun Soo Kim ,  Jung Geun Kim ,  Suk Joong Kim

IPC分类号： H01L21/4763

CPC分类号： H01L21/76843 ,  H01L21/76844 ,  H01L21/76846 ,  H01L21/76882 ,  H01L23/53223 ,  H01L23/53295 ,  H01L2924/0002 ,  H01L2924/00

摘要： A method of forming a metal wire in a semiconductor device is disclosed The method includes the steps of etching an insulating layer formed on a semiconductor substrate to form a dual damascene pattern, forming a barrier metal layer in the dual damascene pattern, forming a metal layer on the barrier metal layer, and filling the dual damascene pattern with a conductive material to form a metal wire.

摘要翻译： 公开了一种在半导体器件中形成金属线的方法。该方法包括以下步骤：蚀刻在半导体衬底上形成的绝缘层，以形成双镶嵌图案，在双镶嵌图案中形成阻挡金属层，形成金属层 在阻挡金属层上，并用导电材料填充双镶嵌图案以形成金属线。

公开(公告)号：US20090004817A1

公开(公告)日：2009-01-01

申请号：US11955881

申请日：2007-12-13

申请人： Jung Geun Kim ,  Eun Soo Kim ,  Seung Hee Hong ,  Suk Joong Kim

发明人： Jung Geun Kim ,  Eun Soo Kim ,  Seung Hee Hong ,  Suk Joong Kim

IPC分类号： H01L21/76

CPC分类号： H01L21/76232

摘要： A method of forming an isolation layer of a semiconductor device is disclosed herein, the method comprising the steps of providing a semiconductor substrate in which a tunnel insulating layer and a charge storage layer are formed on an active area and a trench is formed on an isolation area; forming a first insulating layer for filling a lower portion of the trench; forming a porous second insulating layer on the first insulating layer for filling a space between the charge storage layers; forming a third insulating layer on a side wall of the trench and the second insulating layer, the third insulating layer having a density higher than that of the second insulating layer; and forming a porous fourth insulating layer for filling the trench.

摘要翻译： 本文公开了形成半导体器件的隔离层的方法，该方法包括以下步骤：提供在有源区上形成隧道绝缘层和电荷存储层的半导体衬底，并且在隔离层上形成沟槽 区; 形成用于填充沟槽的下部的第一绝缘层; 在所述第一绝缘层上形成多孔第二绝缘层，用于填充所述电荷存储层之间的空间; 在所述沟槽和所述第二绝缘层的侧壁上形成第三绝缘层，所述第三绝缘层的密度高于所述第二绝缘层的密度; 以及形成用于填充所述沟槽的多孔第四绝缘层。

公开(公告)号：US20090023279A1

公开(公告)日：2009-01-22

申请号：US12131626

申请日：2008-06-02

申请人： Eun Soo Kim ,  Jung Geun Kim ,  Suk Joong Kim

发明人： Eun Soo Kim ,  Jung Geun Kim ,  Suk Joong Kim

IPC分类号： H01L21/311 ,  H01L21/28

CPC分类号： H01L21/764 ,  H01L27/115 ,  H01L27/11521

摘要： The present invention relates to a method of fabricating a flash memory device and includes forming an air-gap having a low dielectric constant between word lines and floating gates. Further, a tungsten nitride (WN) layer is formed on sidewalls of a tungsten (W) layer for a control gate. Hence, the cross section of the control gate that is finally formed can be increased while preventing abnormal oxidization of the tungsten layer in a subsequent annealing process. The method of the present invention can improve interference between neighboring word lines and, thus improve the reliability of a device. Accordingly, a robust high-speed device can be implemented.

摘要翻译： 本发明涉及一种制造闪速存储器件的方法，包括在字线和浮栅之间形成具有低介电常数的气隙。 此外，在用于控制栅极的钨（W）层的侧壁上形成氮化钨（WN）层。 因此，可以提高最终形成的控制栅极的横截面，同时防止随后的退火工艺中钨层的异常氧化。 本发明的方法可以改善相邻字线之间的干扰，从而提高设备的可靠性。 因此，可以实现鲁棒的高速设备。

公开(公告)号：US20090004819A1

公开(公告)日：2009-01-01

申请号：US11963906

申请日：2007-12-24

申请人： Whee Won Cho ,  Eun Soo Kim ,  Suk Joong Kim

发明人： Whee Won Cho ,  Eun Soo Kim ,  Suk Joong Kim

IPC分类号： H01L21/76

CPC分类号： H01L27/115 ,  H01L27/11521

摘要： In one aspect of the inventive method, a tunnel insulating film, a first conductive layer, and an isolation mask pattern are formed over a semiconductor substrate. The first conductive layer and the tunnel insulating film are patterned along the isolation mask pattern. A trench is formed in the semiconductor substrate. The trench is gap filled with a first insulating film. A polishing process is performed in order to expose the first conductive layer. A height of the first insulating film is lowered. The first conductive layer on the first insulating film is gap-filled with a second insulating film.

摘要翻译： 在本发明方法的一个方面中，在半导体衬底上形成隧道绝缘膜，第一导电层和隔离掩模图案。 第一导电层和隧道绝缘膜沿着隔离掩模图案被图案化。 在半导体衬底中形成沟槽。 沟槽填充有第一绝缘膜。 进行抛光处理以露出第一导电层。 第一绝缘膜的高度降低。 第一绝缘膜上的第一导电层用第二绝缘膜间隙填充。

公开(公告)号：US20090004818A1

公开(公告)日：2009-01-01

申请号：US11956865

申请日：2007-12-14

申请人： Seung Woo Shin ,  Eun Soo Kim ,  Suk Joong Kim ,  Jong Hye Cho

发明人： Seung Woo Shin ,  Eun Soo Kim ,  Suk Joong Kim ,  Jong Hye Cho

IPC分类号： H01L21/762

CPC分类号： H01L21/76232 ,  H01L27/11521

摘要： Disclosed herein is a method of fabricating a semiconductor flash memory device, which method avoids and prevents damage to the conductive layer of a floating gate. The disclosed method can prevent a reduction in the charge trap density characteristics and improve the yield of the device.

摘要翻译： 本文公开了一种制造半导体闪速存储器件的方法，该方法避免并防止对浮动栅极的导电层的损坏。 所公开的方法可以防止电荷陷阱密度特性的降低并且提高器件的产量。

公开(公告)号：US08163627B2

公开(公告)日：2012-04-24

申请号：US11955881

申请日：2007-12-13

申请人： Jung Geun Kim ,  Eun Soo Kim ,  Seung Hee Hong ,  Suk Joong Kim

发明人： Jung Geun Kim ,  Eun Soo Kim ,  Seung Hee Hong ,  Suk Joong Kim

IPC分类号： H01L21/76

CPC分类号： H01L21/76232

摘要： A method of forming an isolation layer of a semiconductor device is disclosed herein, the method comprising the steps of providing a semiconductor substrate in which a tunnel insulating layer and a charge storage layer are formed on an active area and a trench is formed on an isolation area; forming a first insulating layer for filling a lower portion of the trench; forming a porous second insulating layer on the first insulating layer for filling a space between the charge storage layers; forming a third insulating layer on a side wall of the trench and the second insulating layer, the third insulating layer having a density higher than that of the second insulating layer; and forming a porous fourth insulating layer for filling the trench.

摘要翻译： 本文公开了形成半导体器件的隔离层的方法，该方法包括以下步骤：提供在有源区上形成隧道绝缘层和电荷存储层的半导体衬底，并且在隔离层上形成沟槽 区; 形成用于填充沟槽的下部的第一绝缘层; 在所述第一绝缘层上形成多孔第二绝缘层，用于填充所述电荷存储层之间的空间; 在所述沟槽和所述第二绝缘层的侧壁上形成第三绝缘层，所述第三绝缘层的密度高于所述第二绝缘层的密度; 以及形成用于填充所述沟槽的多孔第四绝缘层。

公开(公告)号：US07682967B2

公开(公告)日：2010-03-23

申请号：US11801498

申请日：2007-05-10

申请人： Eun Soo Kim ,  Jung Geun Kim ,  Suk Joong Kim

发明人： Eun Soo Kim ,  Jung Geun Kim ,  Suk Joong Kim

IPC分类号： H01L21/4763

CPC分类号： H01L21/76843 ,  H01L21/76844 ,  H01L21/76846 ,  H01L21/76882 ,  H01L23/53223 ,  H01L23/53295 ,  H01L2924/0002 ,  H01L2924/00

摘要： A method of forming a metal wire in a semiconductor device is disclosed The method includes the steps of etching an insulating layer formed on a semiconductor substrate to form a dual damascene pattern, forming a barrier metal layer in the dual damascene pattern, forming a metal layer on the barrier metal layer, and filling the dual damascene pattern with a conductive material to form a metal wire.

摘要翻译： 公开了一种在半导体器件中形成金属线的方法。该方法包括以下步骤：蚀刻在半导体衬底上形成的绝缘层，以形成双镶嵌图案，在双镶嵌图案中形成阻挡金属层，形成金属层 在阻挡金属层上，并用导电材料填充双镶嵌图案以形成金属线。

公开(公告)号：US07682904B2

公开(公告)日：2010-03-23

申请号：US12131626

申请日：2008-06-02

申请人： Eun Soo Kim ,  Jung Geun Kim ,  Suk Joong Kim

发明人： Eun Soo Kim ,  Jung Geun Kim ,  Suk Joong Kim

IPC分类号： H01L21/8234

CPC分类号： H01L21/764 ,  H01L27/115 ,  H01L27/11521

摘要： The present invention relates to a method of fabricating a flash memory device and includes forming an air-gap having a low dielectric constant between word lines and floating gates. Further, a tungsten nitride (WN) layer is formed on sidewalls of a tungsten (W) layer for a control gate. Hence, the cross section of the control gate that is finally formed can be increased while preventing abnormal oxidization of the tungsten layer in a subsequent annealing process. The method of the present invention can improve interference between neighboring word lines and, thus improve the reliability of a device. Accordingly, a robust high-speed device can be implemented.

摘要翻译： 本发明涉及一种制造闪速存储器件的方法，包括在字线和浮栅之间形成具有低介电常数的气隙。 此外，在用于控制栅极的钨（W）层的侧壁上形成氮化钨（WN）层。 因此，可以提高最终形成的控制栅极的横截面，同时防止随后的退火工艺中钨层的异常氧化。 本发明的方法可以改善相邻字线之间的干扰，从而提高设备的可靠性。 因此，可以实现鲁棒的高速设备。

公开(公告)号：US20070264790A1

公开(公告)日：2007-11-15

申请号：US11557885

申请日：2006-11-08

申请人： Whee Won Cho ,  Jung Geun Kim ,  Suk Joong Kim

发明人： Whee Won Cho ,  Jung Geun Kim ,  Suk Joong Kim

IPC分类号： H01L21/762

CPC分类号： H01L21/76232

摘要： A method of manufacturing semiconductor devices includes forming a trench in a predetermined region of a substrate. A first insulating layer and a second insulating layer are formed on a entire surface so that the trench is gap-filled. The first and second insulating layers are polished until a top surface of the substrate is exposed. A wet etch process of a low selectivity is performed, so that a portion of the first insulating layer remains on sides of the trench while stripping the second insulating layer. A third insulating layer is formed on the entire surface, so that the trench is gap-filled, thereby forming an isolation structure.

摘要翻译： 制造半导体器件的方法包括在衬底的预定区域中形成沟槽。 在整个表面上形成第一绝缘层和第二绝缘层，使得沟槽间隙填充。 第一绝缘层和第二绝缘层被抛光直到基板的顶表面露出。 执行低选择性的湿蚀刻工艺，使得第一绝缘层的一部分保留在沟槽的侧面，同时剥离第二绝缘层。 在整个表面上形成第三绝缘层，使得沟槽间隙填充，从而形成隔离结构。

公开(公告)号：US08193088B2

公开(公告)日：2012-06-05

申请号：US12977681

申请日：2010-12-23

申请人： Suk Joong Kim

发明人： Suk Joong Kim

IPC分类号： H01L21/4763 ,  H01L21/44

CPC分类号： H01L27/11521 ,  H01L21/76804 ,  H01L21/76828 ,  H01L23/53228 ,  H01L23/53295 ,  H01L2924/0002 ,  H01L2924/00

摘要： A method of forming metal lines of a semiconductor device includes forming an etch stop layer over a semiconductor substrate over which underlying structures are formed, forming an insulating layer over the etch stop layer, etching the etch stop layer and the insulating layer to form trenches through which the underlying structures are exposed, shrinking the insulating layer by using a thermal treatment process in order to widen openings of the trenches, and filling the trenches with a conductive material.

摘要翻译： 形成半导体器件的金属线的方法包括在半导体衬底之上形成蚀刻停止层，在其上形成下面的结构，在蚀刻停止层上形成绝缘层，蚀刻蚀刻停止层和绝缘层以形成沟槽 下面的结构被暴露，通过使用热处理工艺来收缩绝缘层，以便拓宽沟槽的开口，并用导电材料填充沟槽。