公开(公告)号：US20050091298A1

公开(公告)日：2005-04-28

申请号：US10696511

申请日：2003-10-28

申请人： Kerim Kalafala ,  Vasant Rao ,  Chandramouli Visweswariah

发明人： Kerim Kalafala ,  Vasant Rao ,  Chandramouli Visweswariah

IPC分类号： G06F12/00

CPC分类号： G06F17/5031 ,  G06K9/6226 ,  G06K9/6247

摘要： A method and computer program product for partitioning the columns of a matrix A. The method includes providing the matrix A in a memory device of a computer system. The matrix A has n columns and m rows, wherein n is an integer of at least 3, and wherein m is an integer of at least 1. The method further includes executing an algorithm by a processor of the computer system. Executing the algorithm includes partitioning the n columns of the matrix A into a closed group of p clusters, wherein p is a positive integer of at least 2 and less than n, wherein the partitioning includes an affinity-based merging of clusters of the matrix A, and wherein each cluster is a collection of one or more columns of A.

摘要翻译： 一种用于分割矩阵A的列的方法和计算机程序产品。该方法包括将矩阵A提供到计算机系统的存储器设备中。 矩阵A具有n列和m行，其中n是至少为3的整数，并且其中m是至少为1的整数。该方法还包括由计算机系统的处理器执行算法。 执行算法包括将矩阵A的n列划分成闭合的p个群集，其中p是至少为2且小于n的正整数，其中分区包括基于关系的矩阵A的簇的合并 ，并且其中每个聚类是A的一列或多列的集合。

公开(公告)号：US08112735B2

公开(公告)日：2012-02-07

申请号：US12020879

申请日：2008-01-28

申请人： Kerim Kalafala ,  Vasant Rao ,  Chandramouli Visweswariah

发明人： Kerim Kalafala ,  Vasant Rao ,  Chandramouli Visweswariah

IPC分类号： G06F17/50 ,  G06F13/00

CPC分类号： G06F17/5031 ,  G06K9/6226 ,  G06K9/6247

摘要： A computer system for partitioning the columns of a matrix A. The computer system includes a processor and a memory unit coupled to the processor. Program code in the memory unit, when executed by the processor, implements the method. Matrix A is provided in a memory device and has n columns and m rows; wherein n is an integer of at least 3; and wherein m is an integer of at least 1. The n columns is partitioned into a closed group of p clusters, p being a positive integer of at least 2 and less than n. The partitioning includes an affinity -based merging of clusters of pairs of clusters of the matrix A based on an affinity between the clusters in each pair of clusters being merged. Each cluster consists of one or more columns of matrix A. The p clusters are stored in a computer-readable storage device.

摘要翻译： 一种用于分割矩阵A的列的计算机系统。计算机系统包括处理器和耦合到处理器的存储器单元。 当处理器执行时，存储器单元中的程序代码实现该方法。 矩阵A在存储器件中提供并具有n列和m行; 其中n为至少3的整数; 并且其中m是至少为1的整数。所述n列被划分成闭合的p个簇，p是至少为2且小于n的正整数。 分割包括基于在被合并的每对群集中的群集之间的亲和度的矩阵A的聚类对的基于亲和度的合并。 每个簇由矩阵A的一个或多个列组成.P个簇存储在计算机可读存储设备中。

公开(公告)号：US07797657B2

公开(公告)日：2010-09-14

申请号：US11679831

申请日：2007-02-27

申请人： Nathan C. Buck ,  John P. Dubuque ,  Eric A. Foreman ,  Peter A. Habitz ,  Kerim Kalafala ,  Peihua Qi ,  Chandramouli Visweswariah ,  Xiaoyue Wang

发明人： Nathan C. Buck ,  John P. Dubuque ,  Eric A. Foreman ,  Peter A. Habitz ,  Kerim Kalafala ,  Peihua Qi ,  Chandramouli Visweswariah ,  Xiaoyue Wang

IPC分类号： G06F17/50

CPC分类号： G06F17/5031

摘要： A method and system for decreasing processing time in multi-corner static timing analysis. In one embodiment, parameters are ordered in a parameter order by decreasing magnitude of impact on variability of timing. In one example, a decreasing parameter order is utilized to order slack cutoff values that are assigned across a parameter process space. In another example, a decreasing parameter order is utilized to perform a multi-corner timing analysis on one or more dependent parameters in an independent fashion.

摘要翻译： 一种用于减少多角静态时序分析中处理时间的方法和系统。 在一个实施例中，通过减小对定时可变性的影响的大小，以参数顺序排列参数。 在一个示例中，使用递减参数顺序来排序跨越参数处理空间分配的松弛截止值。 在另一示例中，使用递减参数顺序来以独立方式对一个或多个依赖参数执行多角定时分析。

公开(公告)号：US07681157B2

公开(公告)日：2010-03-16

申请号：US11679834

申请日：2007-02-27

申请人： Nathan C. Buck ,  John P. Dubuque ,  Eric A. Foreman ,  Peter A. Habitz ,  Kerim Kalafala ,  Peihua Qi ,  Chandramouli Visweswariah ,  Xiaoyue Wang

发明人： Nathan C. Buck ,  John P. Dubuque ,  Eric A. Foreman ,  Peter A. Habitz ,  Kerim Kalafala ,  Peihua Qi ,  Chandramouli Visweswariah ,  Xiaoyue Wang

IPC分类号： G06F17/50 ,  G06F9/45

CPC分类号： G06F17/5031

摘要： A method and system for decreasing processing time in multi-corner static timing analysis. In one embodiment, slack cutoff values are assigned across a parameter process space. For example, a slack cutoff value is assigned to each parameter in a process space by determining an estimated maximum slack change between a starting corner and any other corner in a corresponding process sub-space. In another embodiment, parameters are ordered in a parameter order by decreasing magnitude of impact on variability of timing.

摘要翻译： 一种用于减少多角静态时序分析中处理时间的方法和系统。 在一个实施例中，在参数处理空间上分配松弛截止值。 例如，通过确定起始角和对应的处理子空间中的任何其他角之间的估计的最大松弛变化，将一个松弛截止值分配给处理空间中的每个参数。 在另一个实施例中，通过减小对定时可变性的影响的大小，以参数顺序排列参数。

公开(公告)号：US20090210839A1

公开(公告)日：2009-08-20

申请号：US12031106

申请日：2008-02-14

申请人： Nathan C. Buck ,  John P. Dubuque ,  Eric A. Foreman ,  Peter A. Habitz ,  Kerim Kalafala ,  Gregory M. Schaeffer ,  Chandramouli Visweswariah

发明人： Nathan C. Buck ,  John P. Dubuque ,  Eric A. Foreman ,  Peter A. Habitz ,  Kerim Kalafala ,  Gregory M. Schaeffer ,  Chandramouli Visweswariah

IPC分类号： G06F17/50

CPC分类号： G06F17/5031 ,  G06F2217/84

摘要： A method of timing closure for integrated circuit designs uses multiple timing runs which distribute the frequency of identified fails per timing corner (between starting timing corners and remaining timing corners) to maximize efficiency in timing analysis. More specifically, the method closes timing for a chosen set of starting timing corners, verifies the remaining timing corners are orthogonal to the starting timing corners, closes timing for the remaining timing corners using multi-corner analysis, and verifies that all timing corners have positive slack margin.

摘要翻译： 用于集成电路设计的定时闭合方法使用多个定时运行，其分配每个定时角点（在起始时间角和剩余时间角之间）识别的故障的频率，以最大化定时分析的效率。 更具体地，该方法关闭所选择的一组起始定时角的定时，验证剩余的定时角与起始正时角正交，关闭使用多角分析的剩余定时角的定时，并且验证所有定时角均为正 松弛边缘

公开(公告)号：US08775988B2

公开(公告)日：2014-07-08

申请号：US13150445

申请日：2011-06-01

申请人： Mark A. Lavin ,  David J. Hathaway ,  Kerim Kalafala ,  Jeffrey S. Piaget ,  Chandramouli Visweswariah

发明人： Mark A. Lavin ,  David J. Hathaway ,  Kerim Kalafala ,  Jeffrey S. Piaget ,  Chandramouli Visweswariah

IPC分类号： G06F17/50 ,  G06F9/455

CPC分类号： G06F17/504 ,  G06F2217/84

摘要： A method for performing a parallel static timing analysis in which multiple processes independently update a timing graph without requiring communication through a central coordinator module. Local processing queues are used to reduce locking overhead without causing excessive load imbalance. A parallel analysis is conducted on a circuit design represented by a timing graph formed by a plurality of interconnected nodes, the method including: using a computer for creating a shared work queue of ready to process independent nodes; assigning the independent nodes from the work queue to at least two parallel computation processes, simultaneously performing node analysis computations thereof; and modifying the circuit design by updating values of the processed independent nodes obtained from the node analysis, the at least two parallel computation processes independently updating the shared work queue to process a new plurality of independent nodes.

摘要翻译： 一种用于执行并行静态时序分析的方法，其中多个进程独立地更新时序图，而不需要通过中央协调器模块进行通信。 本地处理队列用于减少锁定开销，而不会导致过大的负载不平衡。 对由多个互连节点形成的时序图表示的电路设计进行并行分析，该方法包括：使用计算机创建准备处理独立节点的共享工作队列; 将独立节点从工作队列分配到至少两个并行计算过程，同时执行其节点分析计算; 以及通过更新从所述节点分析获得的经处理的独立节点的值来修改所述电路设计，所述至少两个并行计算处理独立地更新所述共享工作队列以处理新的多个独立节点。

公开(公告)号：US20120311514A1

公开(公告)日：2012-12-06

申请号：US13150445

申请日：2011-06-01

申请人： Mark A. Lavin ,  David J. Hathaway ,  Kerim Kalafala ,  Jeffrey S. Piaget ,  Chandramouli Visweswariah

发明人： Mark A. Lavin ,  David J. Hathaway ,  Kerim Kalafala ,  Jeffrey S. Piaget ,  Chandramouli Visweswariah

IPC分类号： G06F17/50

CPC分类号： G06F17/504 ,  G06F2217/84

摘要： A method for performing a parallel static timing analysis in which multiple processes independently update a timing graph without requiring communication through a central coordinator module. Local processing queues are used to reduce locking overhead without causing excessive load imbalance. A parallel analysis is conducted on a circuit design represented by a timing graph formed by a plurality of interconnected nodes, the method including: using a computer for creating a shared work queue of ready to process independent nodes; assigning the independent nodes from the work queue to at least two parallel computation processes, simultaneously performing node analysis computations thereof; and modifying the circuit design by updating values of the processed independent nodes obtained from the node analysis, the at least two parallel computation processes independently updating the shared work queue to process a new plurality of independent nodes.

摘要翻译： 一种用于执行并行静态时序分析的方法，其中多个进程独立地更新时序图，而不需要通过中央协调器模块进行通信。 本地处理队列用于减少锁定开销，而不会导致过大的负载不平衡。 对由多个互连节点形成的时序图表示的电路设计进行并行分析，该方法包括：使用计算机创建准备处理独立节点的共享工作队列; 将独立节点从工作队列分配到至少两个并行计算过程，同时执行其节点分析计算; 以及通过更新从所述节点分析获得的经处理的独立节点的值来修改所述电路设计，所述至少两个并行计算处理独立地更新所述共享工作队列以处理新的多个独立节点。

公开(公告)号：US20080134117A1

公开(公告)日：2008-06-05

申请号：US11565803

申请日：2006-12-01

申请人： Kerim Kalafala ,  Revanta Banerji ,  David J. Hathaway ,  Jessica Sheridan ,  Chandramouli Visweswariah

发明人： Kerim Kalafala ,  Revanta Banerji ,  David J. Hathaway ,  Jessica Sheridan ,  Chandramouli Visweswariah

IPC分类号： G06F17/50

CPC分类号： G06F17/5031

摘要： A method and a system for conducting a static timing analysis on a circuit having a plurality of point-to-point delay constraints between two points of the circuit, in which two conservative and two optimistic user defined tests are derived for all types of the point-to-point delay constraints. The method shows that when a conservative test is performed without introducing any special tags, then it is found that the point-to-point constraint is satisfied. On the other hand, when the optimistic test fails without any special tags, it is determined that the point-to-point constraint is bound to fail if special tags are introduced, in which case, they are to be introduced only when an exact slack is desired. Finally, for anything in between, a real analysis with special tags or path tracing is required. Based on the topology of the graph, arrival time based tests may be tighter in some situations, while the required arrival time based tests, may be tighter in others.

摘要翻译： 一种用于在电路的两个点之间具有多个点到点延迟约束的电路上执行静态时序分析的方法和系统，其中针对所有类型的点导出两个保守和两个乐观用户定义的测试 到点延迟约束。 该方法表明，当进行保守测试而不引入任何特殊标签时，发现点对点约束得到满足。 另一方面，当乐观测试失败而没有任何特殊标签时，如果引入特殊标签，则确定点对点约束必然会失败，在这种情况下，仅当确切的松弛时才引入它们 是希望的。 最后，对于两者之间的任何东西，需要使用特殊标签或路径跟踪进行真正的分析。 基于图形的拓扑结构，在某些情况下，基于到达时间的测试可能更紧密，而所需到达时间的测试可能在其他情况下更严格。

公开(公告)号：US20050066297A1

公开(公告)日：2005-03-24

申请号：US10665273

申请日：2003-09-18

申请人： Kerim Kalafala ,  Peihua Qi ,  David Hathaway ,  Alexander Suess ,  Chandramouli Visweswariah

发明人： Kerim Kalafala ,  Peihua Qi ,  David Hathaway ,  Alexander Suess ,  Chandramouli Visweswariah

IPC分类号： G06F9/45 ,  G06F17/50

CPC分类号： G06F17/5031

摘要： A method of removing pessimism in static timing analysis is described. Delays are expressed as a function of discrete parameter settings allowing for both local and global variation to be taken in to account. Based on a specified target slack, each failing timing test is examined to determine a consistent set of parameter settings which produces the worst possible slack. The analysis is performed on a path basis. By considering only parameters which are in common to a particular data/clock path-pair, the number of process combinations that need to be explored is reduced when compared to analyzing all combinations of the global parameter settings. Further, if parameters are separable and linear, worst-case variable assignments for a particular clock/data path pair can be computed in linear time by independently assigning each parameter value. In addition, if available, the incremental delay change with respect to each physically realizable process variable may be used to project the worst-case variable assignment on a per-path basis without the need for performing explicit corner enumeration.

摘要翻译： 描述了静态时序分析中消除悲观情绪的方法。 延迟表示为离散参数设置的函数，允许将本地和全局变量都用于账户。 根据指定的目标松弛，检查每个失败的定时测试，以确定一组一致的参数设置，从而产生最差的松弛。 分析以路径为基础进行。 通过仅考虑与特定数据/时钟路径对共同的参数，与分析全局参数设置的所有组合相比，需要探索的进程组合的数量减少。 此外，如果参数是可分离的和线性的，则通过独立地分配每个参数值，可以在线性时间内计算特定时钟/数据路径对的最差情况变量分配。 另外，如果可用，可以使用相对于每个物理上可实现的过程变量的增量延迟变化来在每个路径基础上投射最坏情况的变量赋值，而不需要执行明确的角点枚举。

公开(公告)号：US07958484B2

公开(公告)日：2011-06-07

申请号：US11836842

申请日：2007-08-10

申请人： Kerim Kalafala ,  Vasant Rao ,  Chandramouli Visweswariah

发明人： Kerim Kalafala ,  Vasant Rao ,  Chandramouli Visweswariah

IPC分类号： G06F17/50 ,  G06F13/00

CPC分类号： G06F17/5031 ,  G06K9/6226 ,  G06K9/6247

摘要： A method for partitioning the columns of a matrix A. The method includes providing the matrix A in a memory device of a computer system. The matrix A has n columns and m rows, wherein n is an integer of at least 3, and wherein m is an integer of at least 1. The method further includes executing an algorithm by a processor of the computer system. Executing the algorithm includes partitioning the n columns of the matrix A into a closed group of p clusters, wherein p is a positive integer of at least 2 and less than n, wherein the partitioning includes an affinity-based merging of clusters of the matrix A, and wherein each cluster is a collection of one or more columns of A.

摘要翻译： 用于分割矩阵A的列的方法。该方法包括将矩阵A提供到计算机系统的存储器设备中。 矩阵A具有n列和m行，其中n是至少为3的整数，并且其中m是至少为1的整数。该方法还包括由计算机系统的处理器执行算法。 执行算法包括将矩阵A的n列划分成闭合的p个群集，其中p是至少为2且小于n的正整数，其中分区包括基于关系的矩阵A的簇的合并 ，并且其中每个聚类是A的一列或多列的集合。