公开(公告)号：US08788641B1

公开(公告)日：2014-07-22

申请号：US11936631

申请日：2007-11-07

申请人： Joseba M. Desubijana ,  Larry L. Byers ,  Gary R. Robeck

发明人： Joseba M. Desubijana ,  Larry L. Byers ,  Gary R. Robeck

IPC分类号： G06F15/173

CPC分类号： G06F13/126 ,  Y02D10/14

摘要： Systems, apparatuses, and methods for an interface module to interface with an enclosure services processor are described herein. The interface module may include one or more state machines configured to provide an enclosure service operation. Provision of this enclosure service operation may be at least partially unsupervised by a control processor requesting the enclosure service operation. Other embodiments may be described and claimed.

摘要翻译： 本文描述了用于接口模块与机箱服务处理器接口的系统，设备和方法。 接口模块可以包括被配置为提供机箱服务操作的一个或多个状态机。 可以由控制处理器至少部分地提供这种机箱服务操作，该控制处理器请求机箱服务操作。 可以描述和要求保护其他实施例。

公开(公告)号：US07219182B2

公开(公告)日：2007-05-15

申请号：US10385056

申请日：2003-03-10

申请人： Larry L. Byers ,  Joseba M. Desubijana ,  Gary R. Robeck ,  Fredarico E. Dutton

发明人： Larry L. Byers ,  Joseba M. Desubijana ,  Gary R. Robeck ,  Fredarico E. Dutton

IPC分类号： G06F13/14

CPC分类号： G06F3/0674 ,  G06F3/0626 ,  G06F3/0658 ,  G06F2213/0038

摘要： A system and method for an embedded disk controller is provided. The embedded disk controller includes a main processor in communication with a first bus. A second processor communicates with a second bus. An external bus interface controller (“EBC”) located on the embedded disk controller manages a plurality of memory devices external to the system embedded disk controller via an external bus interface and coupled to the first bus and an external bus. Each of the plurality of memory devices has at least one of different timing characteristics and different data widths. The EBC is coupled to the first bus and stores at least one of a segment descriptor register and at least a device range register.

摘要翻译： 提供了一种用于嵌入式磁盘控制器的系统和方法。 嵌入式盘控制器包括与第一总线通信的主处理器。 第二处理器与第二总线进行通信。 位于嵌入式磁盘控制器上的外部总线接口控制器（“EBC”）通过外部总线接口管理系统嵌入式磁盘控制器外部的多个存储器件，并耦合到第一总线和外部总线。 多个存储器件中的每一个具有不同的定时特性和不同的数据宽度中的至少一个。 EBC耦合到第一总线并且存储段描述符寄存器和至少一个器件范围寄存器中的至少一个。

公开(公告)号：US5048024A

公开(公告)日：1991-09-10

申请号：US403638

申请日：1989-09-06

申请人： Gary R. Robeck ,  Joseba M. Desubijana

发明人： Gary R. Robeck ,  Joseba M. Desubijana

IPC分类号： G06F11/10

CPC分类号： G06F11/10

摘要： A novel partitioned parity check and regeneration circuit is provided for receiving an input data word which is partitioned and the partitioned bits are stored in a partitioning register to provide a subset input data word of fewer data bits than the input data word. Parity register means including a parity register are associated with the partitioning register to provide a parity check of the partitioned data word and for generating an error detect signal when the data bits in the partitioning register are not properly latched. The parity bits stored in the associated parity register are employed with associated output logic to generate regenerated parity bits associated with the output of the data bits in the partitioning register to preserve the integrity of the data.

摘要翻译： 提供了一种新颖的分区奇偶校验和再生电路，用于接收分割的输入数据字，并将分割的比特存储在分区寄存器中，以提供比输入数据字少的数据比特的子集输入数据字。 包括奇偶校验寄存器的奇偶校验寄存器与分区寄存器相关联，以提供分区数据字的奇偶校验，并且当分区寄存器中的数据位未正确锁存时产生错误检测信号。 存储在相关联的奇偶校验寄存器中的奇偶校验位与相关联的输出逻辑一起使用以产生与分区寄存器中的数据位的输出相关联的再生奇偶校验位，以保持数据的完整性。