公开(公告)号：US5321387A

公开(公告)日：1994-06-14

申请号：US99803

申请日：1993-07-29

申请人： Hiroaki Terada ,  Katsuhiko Asada ,  Hiroaki Nishikawa ,  Souichi Miyata ,  Satoshi Matsumoto ,  Hajime Asano ,  Masahisa Shimizu ,  Hiroki Miura ,  Kenji Shima ,  Shinji Komori

发明人： Hiroaki Terada ,  Katsuhiko Asada ,  Hiroaki Nishikawa ,  Souichi Miyata ,  Satoshi Matsumoto ,  Hajime Asano ,  Masahisa Shimizu ,  Hiroki Miura ,  Kenji Shima ,  Shinji Komori

IPC分类号： G06F15/173 ,  G11C15/00 ,  G11C19/00 ,  G06F7/04 ,  G06F7/06

CPC分类号： G06F15/17337 ,  G11C15/00 ,  G11C19/00

摘要： An associative storage comprises two data transmission paths each of which includes a self-running shift register formed in loop fashion. In the respective data transmission paths, data packets each having identification data are transmitted to respective stages of the shift register. The identification data are extracted from the data packets transmitted on the shift registers and compared with each other in a comparing circuit. If and when the identification data of two data packets respectively transmitted on the respective transmission paths are coincident, those two data packets are determined as the data packets to be paired. The data packet pair is read from the data transmission paths.

摘要翻译： 关联存储器包括两个数据传输路径，每个数据传输路径包括以循环方式形成的自运行移位寄存器。 在相应的数据传输路径中，每个具有识别数据的数据包被发送到移位寄存器的各个级。 从移位寄存器上发送的数据包中提取识别数据，并在比较电路中进行比较。 如果并且当在各个传输路径上分别发送的两个数据分组的识别数据一致时，那两个数据分组被确定为要配对的数据分组。 从数据传输路径读取数据包对。

公开(公告)号：US4943916A

公开(公告)日：1990-07-24

申请号：US361701

申请日：1989-06-01

申请人： Hajime Asano ,  Hiroaki Terada ,  Katsuhiko Asada ,  Hiroaki Nishikawa ,  Masahisa Shimizu ,  Hiroki Miura ,  Kenji Shima ,  Shinji Komori ,  Souichi Miyata ,  Satoshi Matsumoto

发明人： Hajime Asano ,  Hiroaki Terada ,  Katsuhiko Asada ,  Hiroaki Nishikawa ,  Masahisa Shimizu ,  Hiroki Miura ,  Kenji Shima ,  Shinji Komori ,  Souichi Miyata ,  Satoshi Matsumoto

IPC分类号： G06F15/82 ,  G06F9/38 ,  G06F9/44

CPC分类号： G06F9/4436 ,  G06F9/38

摘要： By providing a tag data renewing unit in a data flow-computer, the "delay" function, which is necessary for a digital filter, etc., can be realized, and it is unnecessary to keep the order relation for tokens with respect to first-in/first-out, which must be kept at respective points in a conventional data flow computer, and thereby the architecture of a compiler can be simplified and at the same time the execution time can be shortened.

摘要翻译： 通过在数据流计算机中提供标签数据更新单元，可以实现数字滤波器等所必需的“延迟”功能，并且不需要保持令牌相对于第一 -in / first-out，其必须保存在常规数据流计算机的各个点处，从而可以简化编译器的架构，同时可以缩短执行时间。

公开(公告)号：US5363491A

公开(公告)日：1994-11-08

申请号：US12063

申请日：1993-02-01

申请人： Shinji Komori ,  Hirono Tsubota ,  Kenji Shima

发明人： Shinji Komori ,  Hirono Tsubota ,  Kenji Shima

IPC分类号： G06F9/44 ,  G06F15/82

CPC分类号： G06F9/4436

摘要： A data flow processor which is so constructed that the destination node number in a program memory is stored at a relative address from, for example, a stored address of the present instruction, and a storing address for the next instruction is obtained by adding the relative address of the next instruction to the address of the present instruction. Hence, an amount of data of storing address of instruction to be executed next and included in the respective instructions is reduced, whereby an amount of hardware at the program memory is reduced and the memory access time is contracted.

摘要翻译： 一种数据流处理器，其被构造成使得程序存储器中的目的地节点编号存储在例如本指令的存储地址的相对地址处，并且通过将相关的相对地址相加 下一条指令的地址到本指令的地址。 因此，减少了要在下一个执行并被包括在各个指令中的指令的地址存储的数据量，从而减少了程序存储器处的硬件量并且使存储器访问时间缩短。

公开(公告)号：US4884192A

公开(公告)日：1989-11-28

申请号：US134601

申请日：1987-12-14

申请人： Hiroaki Terada ,  Katsuhiko Asada ,  Hiroaki Nishikawa ,  Souichi Miyata ,  Hajime Asano ,  Masahisa Shimizu ,  Kenji Shima ,  Shinji Komori

发明人： Hiroaki Terada ,  Katsuhiko Asada ,  Hiroaki Nishikawa ,  Souichi Miyata ,  Hajime Asano ,  Masahisa Shimizu ,  Kenji Shima ,  Shinji Komori

IPC分类号： G06F15/80

CPC分类号： G06F15/8015 ,  G06F15/8007

摘要： In an information processor, input interface units (161, 162) are connected to one ring data bus (191) through jointing units (201, 202) and data processing units (181 and 185) are connected to the ring data bus (191) through jointing units (203 through 206) and branching units (221 through 224). Data processing units (183 through 187) are connected to the other ring data bus (192) through jointing units (207 through 210) and branching units (225 through 228) and output interface units (171, 172) are connected to the other ring data bus (192) through branching units (229, 230). The ring data buses (191, 192) propagate the respective in data through the input interface units (161, 162) while storing such data, and processing the data in any of the data processing units to provide outputs to any of the output interface units (171, 172). Thus, since the data is transmitted through the ring data buses ( 191, 192) while being held in the data buses, there is no necessity to provide a memory for temporarily storing the data in each data processing unit. In addition, for a large scale integration of a system, it is easy to integrate each unit in a high density.

摘要翻译： 在信息处理器中，输入接口单元（161,162）通过连接单元（201,202）连接到一个环形数据总线（191），数据处理单元（181和185）连接到环形数据总线（191） 通过连接单元（203至206）和分支单元（221至224）。 数据处理单元（183至187）通过连接单元（207至210）和分支单元（225至228）连接到另一个环形数据总线（192），并且输出接口单元（171,172）连接到另一个环 数据总线（192）通过分支单元（229,230）。 环形数据总线（191,192）在存储这些数据的同时通过输入接口单元（161,162）传播相应的数据，并且处理数据在任何数据处理单元中以向任何输出接口单元 （171,172）。 因此，由于数据在被保持在数据总线中时通过环形数据总线（191,192）发送，因此不需要在每个数据处理单元中提供临时存储数据的存储器。 另外，对于系统的大规模集成，可以容易地以高密度集成每个单元。

公开(公告)号：US5794042A

公开(公告)日：1998-08-11

申请号：US764773

申请日：1996-12-12

申请人： Hiroaki Terada ,  Hiroaki Nishikawa ,  Shin-ichi Yoshida ,  Shunji Hine ,  Youichiro Nishikawa ,  Shuji Hara ,  Kenji Shima ,  Yoshie Inaoka ,  Tetsuo Yamasaki

发明人： Hiroaki Terada ,  Hiroaki Nishikawa ,  Shin-ichi Yoshida ,  Shunji Hine ,  Youichiro Nishikawa ,  Shuji Hara ,  Kenji Shima ,  Yoshie Inaoka ,  Tetsuo Yamasaki

IPC分类号： G06F9/06 ,  G06F12/00 ,  G06F17/30 ,  G06F9/45

CPC分类号： G06F17/30067 ,  Y10S707/99943 ,  Y10S707/99953

摘要： A file management apparatus includes a file storage portion and a manipulation portion. The file storage portion stores a plurality of files therein. Each file includes one or more data structures. Each data structure includes one or more elements. The file storage portion further identifies each file with a file identifier and identifies each data structure within the file with an internal identifier and with the number of data structures contained in the file. The position of each data element and the number of data elements within a data structure are also identified. The manipulation portion manipulates the structure of the data stored in the file storage portion by employing the file identifier, the data structure identifier, and element position.

摘要翻译： 文件管理装置包括文件存储部分和操作部分。 文件存储部分在其中存储多个文件。 每个文件包括一个或多个数据结构。 每个数据结构包括一个或多个元素。 文件存储部分进一步用文件标识符来识别每个文件，并利用内部标识符和文件中包含的数据结构的数量来识别文件内的每个数据结构。 还识别每个数据元素的位置和数据结构内的数据元素的数量。 操作部分通过采用文件标识符，数据结构标识符和元素位置来操纵存储在文件存储部分中的数据的结构。

公开(公告)号：US5603018A

公开(公告)日：1997-02-11

申请号：US219866

申请日：1994-03-30

申请人： Hiroaki Terada ,  Hiroaki Nishikawa ,  Tetsuo Yamasaki ,  Yoshie Inaoka ,  Kenji Shima ,  Shin-ichi Yoshida ,  Shunji Hine ,  Youichiro Nishikawa ,  Shuji Hara

发明人： Hiroaki Terada ,  Hiroaki Nishikawa ,  Tetsuo Yamasaki ,  Yoshie Inaoka ,  Kenji Shima ,  Shin-ichi Yoshida ,  Shunji Hine ,  Youichiro Nishikawa ,  Shuji Hara

IPC分类号： G06F9/44 ,  G06F9/45

CPC分类号： G06F8/34 ,  Y10S707/99931

摘要： A program developing system includes a plurality of graphic editors representing specification definition information a user inputs in representation formats different from each other and a mutual conversion unit for converting specification definition which the user described with a graphic editor into a representation format of another graphic editor. The mutual conversion unit activates another graphic editor to allow input of specification definition by the converted representation format. The graphic editors can hierarchically represent specifications and allows specification description at an arbitrary level. The program developing system includes a parts management unit for registering description of semantically completed specification definition as parts and an execution unit for extracting executable program structure from the specification definition information represented by graphic editors and producing an executable program The executable program reserves the hierarchical structure in the specification description by the user. The execution unit executes a program at an arbitrary level and shows the execution results to the user. By execution and verification of the program at an arbitrary level, the user can know whether a program satisfying the specification is produced or not at a sub program level, which improves the program developing efficiency.

摘要翻译： 程序开发系统包括表示用户以彼此不同的表示格式输入的规格定义信息的多个图形编辑器，以及用于将用图形编辑器描述的用户的规格定义转换为另一图形编辑器的表示格式的相互转换单元。 相互转换单元激活另一个图形编辑器，以允许通过转换的表示格式输入规范定义。 图形编辑器可以分级地表示规范，并允许任意级别的规范描述。 程序开发系统包括用于将语义完成的规范定义的描述注册为部件的部件管理单元和用于从由图形编辑器表示的规范定义信息中提取可执行程序结构的执行单元，并且生成可执行程序。可执行程序将 用户说明说明。 执行单元执行任意级别的程序，并向用户显示执行结果。 通过程序在任意级别的执行和验证，用户可以知道在子程序级别是否产生满足规范的程序，这提高了程序开发效率。

公开(公告)号：US5218706A

公开(公告)日：1993-06-08

申请号：US450653

申请日：1989-12-13

申请人： Shinji Komori ,  Hirono Tsubota ,  Kenji Shima

发明人： Shinji Komori ,  Hirono Tsubota ,  Kenji Shima

IPC分类号： G06F9/44

CPC分类号： G06F9/4436

摘要： A data flow processor which is so constructed that the destination node number in a program memory is stored at a relative address from, for example, a stored address of the present instruction, and a storing address for the next instruction is obtained by adding the relative address of the next instruction to the address of the present instruction. Hence, an amount of data of storing address of instruction to be executed next executed and included in the respective instructions is reduced, whereby an amount of hardware at the program memory is reduced and the memory access time is contracted.

摘要翻译： 一种数据流处理器，其被构造成使得程序存储器中的目的地节点编号存储在例如本指令的存储地址的相对地址处，并且通过将相关的相对地址相加 下一条指令的地址到本指令的地址。 因此，减少了下一次执行并包含在各个指令中的要执行的指令的地址的数据量，从而减少了程序存储器处的硬件量并且使存储器访问时间收缩。

公开(公告)号：US4972445A

公开(公告)日：1990-11-20

申请号：US432355

申请日：1989-11-06

申请人： Hiroaki Terada ,  Katsuhiko Asada ,  Hiroaki Nishikawa ,  Kenji Shima ,  Shinji Komori ,  Souichi Miyata ,  Satoshi Matsumoto ,  Hajime Asano ,  Masahisa Shimizu ,  Hiroki Miura

发明人： Hiroaki Terada ,  Katsuhiko Asada ,  Hiroaki Nishikawa ,  Kenji Shima ,  Shinji Komori ,  Souichi Miyata ,  Satoshi Matsumoto ,  Hajime Asano ,  Masahisa Shimizu ,  Hiroki Miura

IPC分类号： G06F13/42

CPC分类号： G06F13/4217

摘要： A data transmission apparatus for transmitting data between systems includes: an input data transmission path, an output data transmission path, and a branch data transmission path each constituted by a shift register, each data transmission path has a plurality of data storage circuits and a plurality of transfer control circuits each provided corresponding to each o--stage. The data storage circuit control a self stage data storage circuit in accordance with a control signal from the transfer control circuit of an adjacent stage. An initialization circuit for initializing the device is provided so that data on the data transmission path does not remain at the start of operation of the device.

摘要翻译： 一种用于在系统之间传输数据的数据传输装置包括：输入数据传输路径，输出数据传输路径和分支数据传输路径，每个移位寄存器由移位寄存器构成，每个数据传输路径都有多个数据存储电路和多个数据传输路径 的转移控制电路各自对应于每个o级。 数据存储电路根据来自相邻级的传送控制电路的控制信号来控制自身级数据存储电路。 提供了一种用于初始化设备的初始化电路，使得数据传输路径上的数据不会保留在设备的操作开始。

公开(公告)号：US4918644A

公开(公告)日：1990-04-17

申请号：US868291

申请日：1986-05-28

申请人： Hiroaki Terada ,  Katushiko Asada ,  Hiroaki Nishikawa ,  Souichi Miyata ,  Satoshi Matsumoto ,  Hajime Asano ,  Masahisa Shimizu ,  Hiroki Miura ,  Kenji Shima ,  Shinji Komori

发明人： Hiroaki Terada ,  Katushiko Asada ,  Hiroaki Nishikawa ,  Souichi Miyata ,  Satoshi Matsumoto ,  Hajime Asano ,  Masahisa Shimizu ,  Hiroki Miura ,  Kenji Shima ,  Shinji Komori

IPC分类号： G06F7/78

CPC分类号： G06F7/78

摘要： A data processing apparatus includes two data transmission paths formed likewise in a loop fashion. These data transmission paths include a plurality of latch registers connected in a cascade fashion respectively and are constituted as a so-called self-running type shift register wherein each data word constituting a data packet is shifted in sequence provided that a pre-stage register is vacant. Data packets are transmitted in the directions reverse to each other on the two loop-shaped data transmission paths an identification data included in each data packet being transmitted is detected in a section defined as a data packet pair detecting section. The detected identification data are compared in a comparing circuit and, one new data packet is produced from the two data packets in a manner that a data packet is joined from one data transmission path to the other data transmission path.

摘要翻译： 数据处理装置包括以循环方式同样形成的两个数据传输路径。 这些数据传输路径分别包括以级联方式连接的多个锁存寄存器，并且被构成为所谓的自运行型移位寄存器，其中构成数据包的每个数据字按顺序移位，前提是前级寄存器是 空的。 数据分组在两个环形数据传输路径上沿相反的方向发送，在被定义为数据分组对检测部分的部分中检测到正在发送的每个数据分组中包括的标识数据。 检测到的识别数据在比较电路中进行比较，并且以数据分组从一个数据传输路径连接到另一个数据传输路径的方式从两个数据分组产生一个新的数据分组。

公开(公告)号：US4881196A

公开(公告)日：1989-11-14

申请号：US830750

申请日：1986-02-19

申请人： Hiroaki Terada ,  Katsuhiko Asada ,  Hiroaki Nishikawa ,  Shinji Komori ,  Kenji Shima ,  Souichi Miyata ,  Satoshi Matsumoto ,  Hajime Asano ,  Masahisa Shimizu ,  Hiroki Miura

发明人： Hiroaki Terada ,  Katsuhiko Asada ,  Hiroaki Nishikawa ,  Shinji Komori ,  Kenji Shima ,  Souichi Miyata ,  Satoshi Matsumoto ,  Hajime Asano ,  Masahisa Shimizu ,  Hiroki Miura

IPC分类号： H04J3/08 ,  H04L12/00

CPC分类号： H04L12/00 ,  H04J3/08

摘要： A data transmission system comprises an input data transmission line (1), an output data transmission line (4), a branching data transmission line (5) and a jointing data transmission line (7) formed respectively by asynchronous free-running shift registers using a plurality of data latches (101 to 106, 401 & 402, 501 & 502, 701 & 702) and, C elements (111 to 116, 411 & 412, 511 & 512, 711 & 712) respectively. A branching control circuit 3 supplies data to be branched to the branching data transmission line (5) in response to the decision by a branching decision circuit (2) as to the fact that the data to be branched is transmitted on the input data transmission line (1). A jointing control circuit (6) supplies data to be joined to the output data transmission line (4) in response to the decision by an empty buffer verifier (8) as to the nonexistence of data in the input data transmission line (1) and the output data transmission line (4) when the data to be jointed is transmitted on the jointing data transmission line (7). Thus, the data transmission system has branching and jointing functions and if it is used as a constituent of a network, data can be transmitted among asynchronous systems.

摘要翻译： 数据传输系统包括分别由异步自由运行移位寄存器形成的输入数据传输线（1），输出数据传输线（4），分支数据传输线（5）和连接数据传输线（7） 多个数据锁存器（101至106,401和402,501,502,701和702）和C个元件（111至116,411和412,511和512,711和712）。 分支控制电路3响应于分支决定电路（2）的决定，将要分支的数据提供给分支数据传输线（5），关于在输入数据传输线上发送待分支数据的事实 （1）。 接合控制电路（6）响应于空缓冲验证器（8）对输入数据传输线（1）中的数据的不存在以及对输入数据传输线（4）中的数据的不存在的决定，提供要连接到输出数据传输线（4）的数据，以及 当连接数据传输线（7）发送要连接的数据时的输出数据传输线（4）。 因此，数据传输系统具有分支和联合功能，并且如果它被用作网络的组成部分，则可以在异步系统之间传输数据。