公开(公告)号：US20130339911A1

公开(公告)日：2013-12-19

申请号：US13970636

申请日：2013-08-20

Applicant: Taiwan Semiconductor Manufacturing Co., Ltd.

Inventor： Chin-Hsiung HSU ,  Huang-Yu CHEN ,  Chung-Hsing WANG

IPC: G06F17/50

CPC classification number: G06F17/50 ,  G06F17/5072 ,  G06F2217/78

Abstract: A method for creating double patterning compliant integrated circuit layouts is disclosed. The method allows patterns to be assigned to different masks and stitched together during lithography. The method also allows portions of the pattern to be removed after the process.

Abstract translation: 公开了一种用于产生双重图案化的集成电路布局的方法。 该方法允许在光刻期间将图案分配给不同的掩模并缝合在一起。 该方法还允许在处理之后去除图案的部分。