公开(公告)号：US07947971B2

公开(公告)日：2011-05-24

申请号：US12756989

申请日：2010-04-08

申请人： Prashant Majhi ,  Mantu Hudait ,  Jack T. Kavalieros ,  Ravi Pillarisetty ,  Marko Radosavljevic ,  Gilbert Dewey ,  Titash Rakshit ,  Willman Tsai

发明人： Prashant Majhi ,  Mantu Hudait ,  Jack T. Kavalieros ,  Ravi Pillarisetty ,  Marko Radosavljevic ,  Gilbert Dewey ,  Titash Rakshit ,  Willman Tsai

IPC分类号： H01L29/06 ,  H01L31/072 ,  H01L31/0336 ,  H01L31/0328 ,  H01L31/109

CPC分类号： H01L29/66431 ,  H01L21/28518 ,  H01L21/76802 ,  H01L21/76805 ,  H01L21/76897 ,  H01L29/152 ,  H01L29/165 ,  H01L29/41766 ,  H01L29/517 ,  H01L29/66462 ,  H01L29/7783 ,  H01L29/7848 ,  H01L29/802

摘要： Embodiments described include straining transistor quantum well (QW) channel regions with metal source/drains, and conformal regrowth source/drains to impart a uni-axial strain in a MOS channel region. Removed portions of a channel layer may be filled with a junction material having a lattice spacing different than that of the channel material to causes a uni-axial strain in the channel, in addition to a bi-axial strain caused in the channel layer by a top barrier layer and a bottom buffer layer of the quantum well.

摘要翻译： 所描述的实施例包括具有金属源/漏极的应变晶体管量子阱（QW）沟道区，以及保形再生长源/漏极，以在MOS沟道区中赋予单轴应变。 沟道层的去除部分可以填充具有不同于沟道材料的晶格间隔的结合材料，以在通道中引起单轴应变，以及在沟道层中引起的双轴应变 顶部阻挡层和量子阱的底部缓冲层。

公开(公告)号：US07868318B2

公开(公告)日：2011-01-11

申请号：US12291231

申请日：2008-11-07

申请人： Mantu Hudait ,  Robert S. Chau ,  Marko Radosavljevic ,  Ravi Pillarisetty ,  Gilbert Dewey

发明人： Mantu Hudait ,  Robert S. Chau ,  Marko Radosavljevic ,  Ravi Pillarisetty ,  Gilbert Dewey

IPC分类号： H01L31/00

CPC分类号： H01L29/7783 ,  H01L29/205 ,  H01L29/517 ,  H01L29/7784

摘要： A quantum well (QW) layer is provided in a semiconductive device. The QW layer is covered with a composite spacer above QW layer. The composite spacer includes an InP spacer first layer and an InAlAs spacer second layer above and on the InP spacer first layer. The semiconductive device includes InGaAs bottom and top barrier layers respectively below and above the QW layer. The semiconductive device also includes a high-k gate dielectric layer that sits on the InP spacer first layer in a gate recess. A process of forming the QW layer includes using an off-cut semiconductive substrate.

摘要翻译： 在半导体器件中提供量子阱（QW）层。 QW层覆盖有QW层以上的复合间隔物。 复合间隔物包括在InP间隔物第一层上方和之上的InP间隔物第一层和InAlAs间隔物第二层。 半导体器件包括分别在QW层下方和上方的InGaAs底部和顶部势垒层。 半导体器件还包括位于栅极凹槽中的InP间隔物第一层上的高k栅介质层。 形成QW层的方法包括使用切断的半导体衬底。

公开(公告)号：US20100117062A1

公开(公告)日：2010-05-13

申请号：US12291231

申请日：2008-11-07

申请人： Mantu Hudait ,  Robert S. Chau ,  Marko Radosavljevic ,  Ravi Pillarisetty ,  Gilbert Dewey

发明人： Mantu Hudait ,  Robert S. Chau ,  Marko Radosavljevic ,  Ravi Pillarisetty ,  Gilbert Dewey

IPC分类号： H01L29/12 ,  H01L21/336

CPC分类号： H01L29/7783 ,  H01L29/205 ,  H01L29/517 ,  H01L29/7784

摘要： A quantum well (QW) layer is provided in a semiconductive device. The QW layer is covered with a composite spacer above QW layer. The composite spacer includes an InP spacer first layer and an InAlAs spacer second layer above and on the InP spacer first layer. The semiconductive device includes InGaAs bottom and top barrier layers respectively below and above the QW layer. The semiconductive device also includes a high-k gate dielectric layer that sits on the InP spacer first layer in a gate recess. A process of forming the QW layer includes using an off-cut semiconductive substrate.

摘要翻译： 在半导体器件中提供量子阱（QW）层。 QW层覆盖有QW层以上的复合间隔物。 复合间隔物包括在InP间隔物第一层上方和之上的InP间隔物第一层和InAlAs间隔物第二层。 半导体器件包括分别在QW层下方和上方的InGaAs底部和顶部势垒层。 半导体器件还包括位于栅极凹槽中的InP间隔物第一层上的高k栅介质层。 形成QW层的方法包括使用切断的半导体衬底。

公开(公告)号：US20070264837A1

公开(公告)日：2007-11-15

申请号：US11382428

申请日：2006-05-09

申请人： Willy Rachmady ,  James Blackwell ,  Suman Datta ,  Jack Kavalieros ,  Mantu Hudait

发明人： Willy Rachmady ,  James Blackwell ,  Suman Datta ,  Jack Kavalieros ,  Mantu Hudait

IPC分类号： H01L21/31 ,  H01L21/469

CPC分类号： H01L21/31616 ,  H01L21/02178 ,  H01L21/0228 ,  H01L21/02304 ,  H01L21/28264 ,  H01L29/513 ,  H01L29/78

摘要： Embodiments of the invention provide a method to form a high-k dielectric layer on a group III-V substrate with substantially no oxide of the group III-V substrate between the substrate and high-k dielectric layer. Oxide may be removed from the substrate. An organometallic compound may form a capping layer on the substrate from which the oxide was removed. The high-k dielectric layer may then be formed, resulting in a thin transition layer between the substrate and high-k dielectric layer and substantially no oxide of the group III-V substrate between the substrate and high-k dielectric layer.

摘要翻译： 本发明的实施例提供了在基板和高k电介质层之间基本上不具有III-V族衬底的氧化物的III-V族衬底上形成高k电介质层的方法。 氧化物可以从衬底去除。 有机金属化合物可以在去除氧化物的基底上形成覆盖层。 然后可以形成高k电介质层，导致衬底和高k电介质层之间的薄过渡层，并且在衬底和高k电介质层之间基本上不存在III-V族衬底的氧化物。