公开(公告)号：US20110145798A1

公开(公告)日：2011-06-16

申请号：US12646438

申请日：2009-12-23

申请人： Martin Taillefer ,  Ali-Reza Adl-Tabatabai ,  Gad Sheaffer ,  Peter Lachner ,  Richard Wurdack ,  Darek Mihocka ,  Jan Gray

发明人： Martin Taillefer ,  Ali-Reza Adl-Tabatabai ,  Gad Sheaffer ,  Peter Lachner ,  Richard Wurdack ,  Darek Mihocka ,  Jan Gray

IPC分类号： G06F9/44 ,  G06F15/76

CPC分类号： G06F11/362 ,  G06F12/0817

摘要： Debugging software in systems with architecturally significant processor caches. A method may be practiced in a computing environment. The method includes acts for debugging a software application, wherein the software application is configured to use one or more architecturally significant processor caches coupled to a processor. The method includes beginning execution of the software application. A debugger is run while executing the software application. The software application causes at least one of reads or writes to be made to the cache in an architecturally significant fashion. The reads or writes made to the cache in an architecturally significant fashion are preserved while performing debugging operations that would ordinarily disturb the reads or writes made to the cache in an architecturally significant fashion.

摘要翻译： 在具有架构上重要的处理器高速缓存的系统中调试软件。 可以在计算环境中实施一种方法。 该方法包括用于调试软件应用程序的动作，其中软件应用被配置为使用耦合到处理器的一个或多个架构上重要的处理器高速缓存。 该方法包括开始执行软件应用程序。 在执行软件应用程序时运行调试器。 软件应用程序使得以架构上显着的方式对缓存进行读取或写入中的至少一个。 以架构上显着的方式对高速缓存进行的读取或写入被保留，同时执行调整操作，这些调试操作通常会以建筑上重要的方式干扰对高速缓存的读取或写入。

公开(公告)号：US07100033B2

公开(公告)日：2006-08-29

申请号：US10278400

申请日：2002-10-23

申请人： Charles P. Roth ,  Minesh S. Desai ,  Gerold Mueller ,  Peter Lachner

发明人： Charles P. Roth ,  Minesh S. Desai ,  Gerold Mueller ,  Peter Lachner

IPC分类号： G06F11/30

CPC分类号： G06F11/2273

摘要： A system includes a first processor, a second processor and a circuit. The first processor includes a first terminal and enters a first test mode in response to the first terminal having a first signal state. The second processor includes a second terminal. The second processor enters a second test mode in response to the second terminal having a second signal state. The circuit may regulate the timing of the first and second signal states to place both the first processor in the first test mode and the second processor in the second test mode at approximately the same time. The circuit may regulate the timing of the signals to cause the first and second processors to resume normal modes of operation at approximately the same time.

摘要翻译： 系统包括第一处理器，第二处理器和电路。 第一处理器包括第一终端并且响应于具有第一信号状态的第一终端而进入第一测试模式。 第二处理器包括第二终端。 响应于具有第二信号状态的第二终端，第二处理器进入第二测试模式。 电路可以调节第一和第二信号状态的定时，以将大部分第一处理器处于第一测试模式，而第二处理器处于第二测试模式。 电路可以调节信号的定时，使得第一和第二处理器在大约相同的时间恢复正常的操作模式。

公开(公告)号：US08881106B2

公开(公告)日：2014-11-04

申请号：US12978480

申请日：2010-12-24

申请人： Peter Lachner ,  Konrad K. Lai ,  Ravi Rajwar

发明人： Peter Lachner ,  Konrad K. Lai ,  Ravi Rajwar

IPC分类号： G06F9/44 ,  G06F11/36 ,  G06F9/38

CPC分类号： G06F9/3842 ,  G06F9/3861 ,  G06F11/362

摘要： Methods and apparatus relating to debugging parallel software using speculatively executed code sequences in a multiple core environment are described. In an embodiment, occurrence of a speculative code debug event is detected and a speculative code execution debug module is executed in response to occurrence of the event. Other embodiments are also disclosed and claimed.

摘要翻译： 描述了在多核心环境中使用推测执行的代码序列调试并行软件的方法和装置。 在一个实施例中，检测到推测代码调试事件的发生，并且响应于事件的发生而执行推测代码执行调试模块。 还公开并要求保护其他实施例。

公开(公告)号：US20110154303A1

公开(公告)日：2011-06-23

申请号：US12643216

申请日：2009-12-21

申请人： Michael P. Rice ,  Hugh Wilkinson ,  Maximillian J. Domeika ,  Evgueni V. Brevnov ,  Peter Lachner

发明人： Michael P. Rice ,  Hugh Wilkinson ,  Maximillian J. Domeika ,  Evgueni V. Brevnov ,  Peter Lachner

IPC分类号： G06F9/45

CPC分类号： G06F8/447 ,  G06F8/44

摘要： In one embodiment of the invention code (e.g., compiler, tool) may generate information so a first code portion, which includes a pointer value in a first endian format (e.g., big endian), can be properly initialized and executed on a platform having a second endian format (e.g., little endian). Also, various embodiments of the invention may identify problematic regions of code (e.g., source code) where a particular byte order is cast away through void pointers.

摘要翻译： 在本发明的一个实施例中，代码（例如，编译器，工具）可以生成信息，从而可以在具有第一端格式（例如，大端序号）的指针值的第一代码部分适当地初始化和执行第一代码部分， 第二个字符串格式（例如，小尾数）。 此外，本发明的各种实施例可以标识出有问题的代码区域（例如，源代码），其中通过void指针丢弃特定字节顺序。