公开(公告)号：US07552269B2

公开(公告)日：2009-06-23

申请号：US11622299

申请日：2007-01-11

申请人： Steven Mark Thurber ,  Andrew Henry Wottreng

发明人： Steven Mark Thurber ,  Andrew Henry Wottreng

IPC分类号： G06F13/00

CPC分类号： G06F9/3879 ,  G06F9/3004 ,  G06F9/30087

摘要： In a first aspect, a first method of synchronizing a plurality of processors of a system is provided. The first method includes the steps of (1) modifying a peripheral component interconnect express (PCIe) protocol to include a completion status encode associated with a synchronization command that indicates whether a condition of the synchronization command is met; (2) providing a system including (a) a memory; (b) a first processor coupled to the memory; (c) a second processor; and (d) an interconnect coupling the second processor to the first processor and the memory; and (3) employing the modified PCIe protocol on the interconnect. Numerous other aspects are provided.

摘要翻译： 在第一方面，提供了一种使系统的多个处理器同步的第一种方法。 第一种方法包括以下步骤：（1）修改外围组件互连快速（PCIe）协议以包括与指示是否满足同步命令的条件的同步命令相关联的完成状态编码; （2）提供包括（a）存储器的系统; （b）耦合到存储器的第一处理器; （c）第二处理器; 和（d）将所述第二处理器耦合到所述第一处理器和所述存储器的互连; 和（3）在互连上采用修改的PCIe协议。 提供了许多其他方面。

公开(公告)号：US20090150642A1

公开(公告)日：2009-06-11

申请号：US11950518

申请日：2007-12-05

申请人： Timothy Hume Heil ,  James Allen Rose ,  Andrew Henry Wottreng

发明人： Timothy Hume Heil ,  James Allen Rose ,  Andrew Henry Wottreng

IPC分类号： G06F12/10

CPC分类号： G06F12/0893 ,  G06F12/1009

摘要： Embodiments of the invention provide methods and apparatus for increasing the number of page attributes specified by a page table while minimizing an increase in size of the page table. According to embodiments of the invention, attribute index bits may be included within a page table and may be used to determine page attributes stored within an attribute index. Additionally, embodiments of the invention provide a plurality of new page attributes.

摘要翻译： 本发明的实施例提供了用于增加由页表指定的页面属性的数量的方法和装置，同时最小化页表的大小的增加。 根据本发明的实施例，属性索引位可以包括在页表内，并且可以用于确定存储在属性索引内的页面属性。 另外，本发明的实施例提供了多个新的页面属性。

公开(公告)号：US20090083471A1

公开(公告)日：2009-03-26

申请号：US11858228

申请日：2007-09-20

申请人： Bradly George Frey ,  Steven Mark Thurber ,  Andrew Henry Wottreng

发明人： Bradly George Frey ,  Steven Mark Thurber ,  Andrew Henry Wottreng

IPC分类号： G06F13/00

CPC分类号： G06F13/4054

摘要： The present invention provides a method and apparatus for processing a bus protocol packet in order to provide accelerator support. A component receives a bus protocol packet having a requester identifier. The component looks up an agent routing field. The component routes the bus protocol packet to an accelerator agent based on the agent routing field. It processes the bus protocol packet at the accelerator agent based on the agent routing field.

摘要翻译： 本发明提供了一种用于处理总线协议分组以便提供加速器支持的方法和装置。 组件接收具有请求者标识符的总线协议分组。 组件查找代理路由字段。 该组件基于代理路由字段将总线协议数据包路由到加速器代理。 它基于代理路由字段处理加速器代理处的总线协议数据包。

公开(公告)号：US20080172507A1

公开(公告)日：2008-07-17

申请号：US11622299

申请日：2007-01-11

申请人： Steven Mark Thurber ,  Andrew Henry Wottreng

发明人： Steven Mark Thurber ,  Andrew Henry Wottreng

IPC分类号： G06F13/42

CPC分类号： G06F9/3879 ,  G06F9/3004 ,  G06F9/30087

摘要： In a first aspect, a first method of synchronizing a plurality of processors of a system is provided. The first method includes the steps of (1) modifying a peripheral component interconnect express (PCIe) protocol to include a completion status encode associated with a synchronization command that indicates whether a condition of the synchronization command is met; (2) providing a system including (a) a memory; (b) a first processor coupled to the memory; (c) a second processor; and (d) an interconnect coupling the second processor to the first processor and the memory; and (3) employing the modified PCIe protocol on the interconnect. Numerous other aspects are provided.

摘要翻译： 在第一方面，提供了一种使系统的多个处理器同步的第一种方法。 第一种方法包括以下步骤：（1）修改外围组件互连快速（PCIe）协议以包括与指示是否满足同步命令的条件的同步命令相关联的完成状态编码; （2）提供包括（a）存储器的系统; （b）耦合到存储器的第一处理器; （c）第二处理器; 和（d）将所述第二处理器耦合到所述第一处理器和所述存储器的互连; 和（3）在互连上采用修改的PCIe协议。 提供了许多其他方面。

公开(公告)号：US06697935B1

公开(公告)日：2004-02-24

申请号：US08958716

申请日：1997-10-23

申请人： John Michael Borkenhagen ,  Richard James Eickemeyer ,  William Thomas Flynn ,  Andrew Henry Wottreng

发明人： John Michael Borkenhagen ,  Richard James Eickemeyer ,  William Thomas Flynn ,  Andrew Henry Wottreng

IPC分类号： G06F1500

CPC分类号： G06F9/4843 ,  G06F9/3851

摘要： A system and method for performing computer processing operations in a data processing system includes a multithreaded processor and thread switch logic. The multithreaded processor is capable of switching between two or more threads of instructions which can be independently executed. Each thread has a corresponding state in a thread state register depending on its execution status. The thread switch logic contains a thread switch control register to store the conditions upon which a thread switch will occur. The thread switch logic has a time-out register which forces a thread switch when execution of the active thread in the multithreaded processor exceeds a programmable period of time. Thread switch logic also has a forward progress count register to prevent repetitive thread switching between threads in the multithreaded processor. Thread switch logic also is responsive to a software manager capable of changing the priority of the different threads and thus superseding thread switch events.

摘要翻译： 用于在数据处理系统中执行计算机处理操作的系统和方法包括多线程处理器和线程切换逻辑。 多线程处理器能够在可独立执行的两条或更多条指令线之间进行切换。 每个线程根据执行状态在线程状态寄存器中具有相应的状态。 线程开关逻辑包含一个线程切换控制寄存器，用于存储发生线程切换的条件。 线程开关逻辑具有超时寄存器，当多线程处理器中的活动线程的执行超过可编程时间段时，强制执行线程切换。 线程开关逻辑还具有前进进程计数寄存器，以防止多线程处理器中的线程之间的重复线程切换。 线程切换逻辑还响应于能够改变不同线程的优先级并从而取代线程切换事件的软件管理器。