公开(公告)号：US20100287522A1

公开(公告)日：2010-11-11

申请号：US12840243

申请日：2010-07-20

申请人： Levent Oktem ,  Kenneth S. McElvain

发明人： Levent Oktem ,  Kenneth S. McElvain

IPC分类号： G06F17/50

CPC分类号： G06F17/5045 ,  G06F17/505 ,  G06F17/5054

摘要： Methods and apparatuses to time-share resources having internal states are described. A first design of a system having a plurality of instances of a logical block to perform logical operations is received. The instances may have internal states. The system is automatically transformed to generate a second design having a fewer quantity of time-shared instances of the logical block. The plurality of the instances in the first design is replaced with the fewer time-shared instances in the second design. The time-shared instances in the second design have elements to time multiplex the internal states.

摘要翻译： 描述了具有内部状态的资源共享的方法和装置。 接收具有用于执行逻辑操作的逻辑块的多个实例的系统的第一设计。 这些实例可能具有内部状态。 系统被自动转换以产生具有较少数量的逻辑块的时间共享实例的第二设计。 在第二个设计中，第一个设计中的多个实例被更少的时间共享实例所取代。 第二次设计中的时间共享实例具有时间复用内部状态的元素。

公开(公告)号：US20100199234A1

公开(公告)日：2010-08-05

申请号：US12363212

申请日：2009-01-30

申请人： Saurabh Adya ,  Kenneth S. McElvain ,  Gael Paul

发明人： Saurabh Adya ,  Kenneth S. McElvain ,  Gael Paul

IPC分类号： G06F17/50

CPC分类号： G06F17/5031 ,  G06F17/5045 ,  G06F17/5072

摘要： In one aspect of an embodiment, a method implemented on a data processing system for circuit design, includes: identifying one or more first portions (e.g., islands) of a design of a circuit, where each of the one or more first portions contains a set of elements interconnected via timing critical nets; and reporting inter-dependency between portions of the circuit in view of the one or more first portions. In one aspect of an embodiment, a method implemented on a data processing system for circuit design, includes: identifying a first portion (e.g., island) of a design of a circuit, the first portion containing a set of elements interconnected via timing critical nets; and performing a synthesis transformation of the first portion to isolate timing dependency of the first portion on a non-critical net connected to an element of the first portion.

摘要翻译： 在一个实施例的一个方面中，在用于电路设计的数据处理系统上实现的方法包括：识别电路设计的一个或多个第一部分（例如，岛），其中所述一个或多个第一部分中的每一个包含 通过定时关键网互连的元素集合; 并且考虑到一个或多个第一部分来报告电路的部分之间的相互依赖性。 在一个实施例的一个方面中，在用于电路设计的数据处理系统上实现的方法包括：识别电路设计的第一部分（例如，岛），第一部分包含经由定时关键网互连的一组元件 ; 以及执行所述第一部分的合成变换以隔离所述第一部分在连接到所述第一部分的元件的非关键网上的时序依赖性。

公开(公告)号：US20100138804A1

公开(公告)日：2010-06-03

申请号：US12580796

申请日：2009-10-16

申请人： Bing Tian ,  Kenneth S. McElvain

发明人： Bing Tian ,  Kenneth S. McElvain

IPC分类号： G06F17/50

CPC分类号： G06F17/505 ,  G06F17/5045 ,  G06F17/5077

摘要： Methods and apparatuses to automatically synthesize circuits. In one aspect of an embodiment, a logic function feeding a carry chain is implemented through extending the carry chain and through using the extended portion of the carry chain. In one aspect of an embodiment, control/non-control loads are separated from each other through replicating the driver elements of the mixed control/non-control loads. In one aspect of an embodiment, a read only memory (ROM) is implemented using a random access memory (RAM). In one embodiment, a register at the input side of the ROM is generated through inserting a register that is clocked at an inverted clock signal or through retiming a register from the output side of the ROM.

摘要翻译： 自动合成电路的方法和装置。 在一个实施例的一个方面，通过延伸进位链和通过使用进位链的延伸部分来实现进给进位链的逻辑功能。 在一个实施例的一个方面，控制/非控制负载通过复制混合控制/非控制负载的驱动元件彼此分离。 在一个实施例的一个方面，使用随机存取存储器（RAM）来实现只读存储器（ROM）。 在一个实施例中，通过插入以反相时钟信号计时的寄存器或通过从ROM的输出侧重新定时寄存器来产生在ROM的输入侧的寄存器。

公开(公告)号：US20100058298A1

公开(公告)日：2010-03-04

申请号：US12204777

申请日：2008-09-04

申请人： Igor L. Markov ,  Kenneth S. McElvain

发明人： Igor L. Markov ,  Kenneth S. McElvain

IPC分类号： G06F9/44

CPC分类号： G06F8/65 ,  G05B19/054 ,  G06F17/505

摘要： Methods and apparatuses for approximate functional matching are described including identifying functionally similar subsets of an integrated circuit design or software program, distinguishing control inputs of the subsets from data inputs, and assigning combinations of logic values to the input control signals to capture co-factors for functional matching.

摘要翻译： 描述了用于近似功能匹配的方法和装置，包括识别集成电路设计或软件程序的功能相似的子集，区分子集与数据输入的控制输入，以及将逻辑值的组合分配给输入控制信号以捕获 功能匹配。

公开(公告)号：US20100058278A1

公开(公告)日：2010-03-04

申请号：US12618683

申请日：2009-11-13

申请人： Levent Oktem ,  Kenneth S. McElvain

发明人： Levent Oktem ,  Kenneth S. McElvain

IPC分类号： G06F17/50

CPC分类号： G06F17/505

摘要： Methods and apparatuses to automatically generate time multiplexed multi-channel circuits from single-channel circuits. At least one embodiment of the present invention automatically and efficiently synthesize multi-channel hardware for time-multiplexed resource sharing by automatically generating a time multiplexed design of multi-channel circuits from the design of a single-channel circuit. Channel specific elements of the single-channel design (e.g., registers and memories) are replaced with corresponding elements of N-times more capacity for pipelining the signal processing for multiple channels.

摘要翻译： 从单通道电路自动生成时分复用多通道电路的方法和装置。 本发明的至少一个实施例通过从单通道电路的设计自动地产生多通道电路的时间复用设计来自动且有效地合成用于时分复用资源共享的多通道硬件。 单通道设计（例如，寄存器和存储器）的通道特定元件被替换为用于多个通道的信号处理流水线的N倍的容量的相应元件。

公开(公告)号：US20080168406A1

公开(公告)日：2008-07-10

申请号：US12053453

申请日：2008-03-21

申请人： Khalid Rahmat ,  Kenneth S. McElvain

发明人： Khalid Rahmat ,  Kenneth S. McElvain

IPC分类号： G06F17/50

CPC分类号： G06F17/50 ,  G06F17/5036 ,  G06F2217/16

摘要： Methods and apparatuses for circuit design to reduce power usage, such as reducing temperature dependent power usage, and/or to improve timing, such as reducing temperature dependent delay or transition time. At least one embodiment of the present invention reduces the power dissipation and improves the timing of an integrated circuit to optimize the design. A thermal analysis is used to determine the temperature dependent power dissipation of a circuit and the temperature distribution of the circuit resulting from dissipating the heat created by the temperature dependent power dissipation. Then, the components of the design are selectively transformed to reduce the power dissipation and to improve timing based on the temperature solution. The transformation may include placement changes and netlist changes, such as the change of transistor threshold voltages for cells or for blocks of the circuit chip.

摘要翻译： 用于减少功率使用的电路设计的方法和装置，例如降低依赖于温度的功率使用，和/或改善定时，例如降低温度依赖性延迟或转换时间。 本发明的至少一个实施例降低了功率消耗，并且改善了集成电路的定时以优化设计。 热分析用于确定电路的与温度有关的功耗以及由于温度依赖功耗而产生的散热所导致的电路温度分布。 然后，选择性地转换设计的部件以降低功耗并且基于温度解决方案来改进定时。 该变换可以包括位置变化和网表变化，例如电池或电路芯片块的晶体管阈值电压的变化。

公开(公告)号：US07251800B2

公开(公告)日：2007-07-31

申请号：US10856280

申请日：2004-05-27

申请人： Kenneth S. McElvain ,  Andrew Crews ,  Champaka Ramachandran

发明人： Kenneth S. McElvain ,  Andrew Crews ,  Champaka Ramachandran

IPC分类号： G06F17/50

CPC分类号： G06F17/5068 ,  G06F17/5031 ,  G06F17/505 ,  G06F17/5072

摘要： Methods and apparatuses to automatically modify a circuit design according to the possible deviation in the subsequent implementation of the circuit. In one aspect, a method to design a circuit includes: determining whether a design constraint is likely to be violated during a subsequent routing implementation of a design of the circuit; and, modifying the design of the circuit to reduce likelihood of the design constraint being violated during a subsequent implementation. For example, a route for a net with a number of fanout larger than two and on a timing critical or near-critical path may be considered sensitive to route topology such that an alternative routing path may lead to a violation in timing constraint; to reduce the possibility of a timing problem in a subsequent routing solution, a transformation can be selectively applied to the circuit design to an extent not worsening a cost function.

摘要翻译： 方法和装置根据电路的后续实现中的可能偏差自动修改电路设计。 一方面，一种设计电路的方法包括：确定在电路设计的后续路由实现期间是否可能违反设计约束; 以及修改电路的设计以减少在随后的实施期间违反设计约束的可能性。 例如，对于具有大于2的扇区数目的网络以及在时间关键或接近关键路径上的网络的路由可以被认为对路由拓扑敏感，使得替代的路由路径可能导致定时约束的违规; 为了减少后续路由解决方案中的定时问题的可能性，可以在不会降低成本函数的程度上选择性地将电路设计应用于转换。

公开(公告)号：US06735743B1

公开(公告)日：2004-05-11

申请号：US09828394

申请日：2001-04-05

申请人： Kenneth S. McElvain

发明人： Kenneth S. McElvain

IPC分类号： G06F1750

CPC分类号： G06F17/5045

摘要： A method is described that comprises determining a state machine design point from a plurality of state machine design point options. At least one of the plurality of state machine design point options corresponds to a safe design point. The method then further comprises, if the safe design point is the determined state machine design point, forming a safe state machine model. The safe state machine model has valid state logic separated from invalid state logic. Another method is described that comprises detecting an invalid state of a state machine with invalid state logic and setting a state machine register to a valid state with the invalid state logic. The method then further comprises continuing valid state operation of the state machine with valid state logic. The valid state logic is separated from the invalid state logic.

摘要翻译： 描述了一种方法，其包括从多个状态机设计点选项确定状态机设计点。 多个状态机设计点选项中的至少一个对应于安全的设计点。 该方法还包括如果安全设计点是确定的状态机设计点，则形成安全状态机模型。 安全状态机模型具有与无效状态逻辑分离的有效状态逻辑。 描述了另一种方法，其包括检测具有无效状态逻辑的状态机的无效状态，并将该状态机寄存器设置为具有无效状态逻辑的有效状态。 该方法然后还包括用有效状态逻辑继续状态机的有效状态操作。 有效状态逻辑与无效状态逻辑分离。

公开(公告)号：US06618835B1

公开(公告)日：2003-09-09

申请号：US09949219

申请日：2001-09-07

申请人： Krishna Garlapati ,  Kenneth S. McElvain

发明人： Krishna Garlapati ,  Kenneth S. McElvain

IPC分类号： G06F1750

CPC分类号： G06F17/5045

摘要： One embodiment of the present invention identifies a circuit having a loop structure and a tri-state element. The circuit provides a circuit output. The loop structure contains at least a loop element in a feedback connection. The tri-state element receives first tri-state inputs. The circuit is transformed so that the tri-state element is moved across the loop structure to provide the circuit output.

摘要翻译： 本发明的一个实施例识别具有环路结构和三态元件的电路。 该电路提供电路输出。 环路结构在反馈连接中至少包含一个环路元素。 三态元件接收第一三态输入。 电路被变换，使得三态元件在环路结构上移动以提供电路输出。

公开(公告)号：US08819608B2

公开(公告)日：2014-08-26

申请号：US12177867

申请日：2008-07-22

申请人： Kenneth S. McElvain ,  Benoit Lemonnier ,  William Halpin

发明人： Kenneth S. McElvain ,  Benoit Lemonnier ,  William Halpin

IPC分类号： G06F17/50

CPC分类号： G06F17/505 ,  G06F17/5072

摘要： The present invention discloses methods and apparatuses to design an integrated circuit. According to one aspect, the present invention circuit design discloses an iterative process of synthesis and placement where each iteration provides incremental changes on the design of the integrated circuit. The synthesis transform is then made with accurate timing information from the placement, and the process is incrementally iterative toward the final timing enclosure of the design. The incrementally iterative approach of the present invention provides a continuous advancement from synthesis to placement and vice versa, with the incremental improvements on synthesis made with knowledge of current instance placement, and the incremental improvements on placement made with knowledge of current circuit logic.

摘要翻译： 本发明公开了设计集成电路的方法和装置。 根据一个方面，本发明的电路设计公开了一种综合和放置的迭代过程，其中每个迭代在集成电路的设计上提供增量变化。 然后使用来自放置的精确的定时信息进行合成变换，并且该过程对于设计的最终定时外壳是递增迭代的。 本发明的递增迭代方法提供了从合成到放置的相继的进步，反之亦然，随着对当前实例布置的了解的合成的增加改进，以及通过当前电路逻辑的知识进行的放置的增量改进。