公开(公告)号：US07367113B2

公开(公告)日：2008-05-06

申请号：US11278952

申请日：2006-04-06

申请人： Cheng-Chou Hung ,  Hua-Chou Tseng ,  Victor-Chiang Liang ,  Yu-Chia Chen ,  Tsun-Lai Hsu

发明人： Cheng-Chou Hung ,  Hua-Chou Tseng ,  Victor-Chiang Liang ,  Yu-Chia Chen ,  Tsun-Lai Hsu

IPC分类号： H01F41/02

CPC分类号： H01F17/0006 ,  H01F27/2804 ,  H01F41/041 ,  H01L23/5227 ,  H01L24/02 ,  H01L2924/14 ,  Y10T29/49002 ,  Y10T29/4902 ,  Y10T29/49071 ,  Y10T29/49073 ,  Y10T29/49128

摘要： A substrate is provided and a top interconnection metal layer and a primary winding layer are formed thereon. Then a passivation layer having a plurality of via exposed parts of the top interconnection metal layer is formed on the substrate. A secondary winding layer and at least a bonding pad are formed on the passivation layer. The bonding pad electrically connects to the top interconnection metal layer through the via.

摘要翻译： 提供基板，并在其上形成顶部互连金属层和初级绕组层。 然后在基板上形成具有顶部互连金属层的多个通孔露出部分的钝化层。 在钝化层上形成次级绕组层和至少一个焊盘。 接合焊盘通过通孔电连接到顶部互连金属层。

公开(公告)号：US20050212641A1

公开(公告)日：2005-09-29

申请号：US10810435

申请日：2004-03-25

申请人： Chien-Chou Hung ,  Hua-Chou Tseng ,  Tsun-Lai Hsu ,  Cheng-Wen Fan ,  Chia-Hung Chin ,  Ellis Lin

发明人： Chien-Chou Hung ,  Hua-Chou Tseng ,  Tsun-Lai Hsu ,  Cheng-Wen Fan ,  Chia-Hung Chin ,  Ellis Lin

IPC分类号： H01F5/00 ,  H01F41/04

CPC分类号： H01F41/041 ,  H01F2017/0046 ,  Y10T29/4902

摘要： An inductor formed on a substrate having a dielectric layer thereon is disclosed. The inductor includes a first inductor pattern, a second inductor pattern a third inductor pattern. The first inductor pattern is formed within the dielectric layer, the second inductor pattern is formed on the first inductor pattern and electrically connected thereto, and the third inductor pattern is formed on the second inductor pattern and electrically connected thereto, wherein the first inductor pattern, the second inductor pattern, and the third inductor pattern have similar pattern. Because the thickness of the inductor can be increased by forming a multi-layer inductor structure, the resistance of the inductor, therefore, is reduced.

摘要翻译： 公开了一种在其上具有介电层的基板上形成的电感器。 电感器包括第一电感器图案，第二电感器图案，第三电感器图案。 第一电感器图案形成在电介质层内，第二电感器图案形成在第一电感器图案上并与之电连接，并且第三电感器图案形成在第二电感器图案上并与其电连接，其中第一电感器图案， 第二电感器图案和第三电感器图案具有相似的图案。 因为通过形成多层电感器结构可以增加电感器的厚度，因此电感器的电阻降低。

公开(公告)号：US20050045956A1

公开(公告)日：2005-03-03

申请号：US10951373

申请日：2004-09-28

申请人： Shiao-Shien Chen ,  Tsun-Lai Hsu ,  Tien-Hao Tang ,  Hua-Chou Tseng

发明人： Shiao-Shien Chen ,  Tsun-Lai Hsu ,  Tien-Hao Tang ,  Hua-Chou Tseng

IPC分类号： H01L21/331 ,  H01L21/8238 ,  H01L21/8249 ,  H01L23/60 ,  H01L23/62 ,  H01L27/02 ,  H01L27/06 ,  H01L27/092

CPC分类号： H01L27/0266 ,  H01L21/823814 ,  H01L21/8249 ,  H01L27/0623 ,  H01L27/0922

摘要： A structure of an electrostatic discharge protection circuit, in which a buried layer is formed in the substrate of the electrostatic discharge protection circuit, and a sinker layer electrically connected to the buried layer and a drain is also formed therein. Thereby, when the electrostatic discharge protection circuit is activated, the current flows from a source through the buried layer and the sinker layer to the drain. The current flow path is remote from the gate dielectric layer to avoid damaging the gate dielectric by a large current, so as to improve the dielectric strength of the electrostatic discharge protection circuit.

摘要翻译： 静电放电保护电路的结构，其中在静电放电保护电路的基板中形成掩埋层，以及与埋层电连接的沉降片和漏极。 因此，当静电放电保护电路被激活时，电流从源极通过掩埋层和沉降片流向漏极。 电流流动路径远离栅介质层，以避免大电流损坏栅极电介质，从而提高静电放电保护电路的绝缘强度。