公开(公告)号：US07350058B2

公开(公告)日：2008-03-25

申请号：US10928748

申请日：2004-08-30

申请人： Paul Matthew Carpenter ,  Simon Andrew Ford

发明人： Paul Matthew Carpenter ,  Simon Andrew Ford

IPC分类号： G06F7/00

CPC分类号： G06F9/30018 ,  G06F9/30032 ,  G06F9/30036

摘要： A data processing system 2 is provided which supports shift-and-insert instructions SLI, SRI which serve to shift a source data value by a specified shift amount and then insert bits from that shifted value other than the shifted-in bits into a destination value with the remaining bits within that destination value being unaltered.

摘要翻译： 提供了一种数据处理系统2，其支持移位和插入指令SLI，SRI，其用于将源数据值移位指定的移位量，然后将来自该移入位的移位值的位插入到目标值 其中该目标值内的其余位不变。

公开(公告)号：US07219214B2

公开(公告)日：2007-05-15

申请号：US10889318

申请日：2004-07-13

申请人： Simon Andrew Ford ,  Dominic Hugo Symes ,  Andrew Christopher Rose ,  David Raymond Lutz ,  Christopher Neal Hinds

发明人： Simon Andrew Ford ,  Dominic Hugo Symes ,  Andrew Christopher Rose ,  David Raymond Lutz ,  Christopher Neal Hinds

IPC分类号： G06F9/00 ,  G06F9/44

CPC分类号： G06F9/3887 ,  G06F9/30032 ,  G06F9/30036 ,  G06F9/3004 ,  G06F9/30109 ,  G06F9/30112 ,  G06F9/30138 ,  G06F9/3822 ,  G06F9/3885

摘要： A data processing apparatus and method are provided for moving data between registers and memory. The data processing apparatus comprises a register data store having a plurality of registers operable to store data elements. A processor is operable to perform in parallel a data processing operation on multiple data elements occupying different lanes of parallel processing in at least one of the registers. Access logic is provided which is responsive to a single access instruction to move a plurality of data elements between a chosen one of the lanes in specified registers and a structure within memory having a structure format, the structure format having a plurality of components. The single access instruction identifies the number of components in the structure format, and the access logic is operation to arrange the plurality of data elements as they are moved such that data elements of different components are stored in different specified registers within the chosen lane whilst in memory the data elements are stored as the structure.

摘要翻译： 提供了一种用于在寄存器和存储器之间移动数据的数据处理装置和方法。 数据处理装置包括具有可操作以存储数据元素的多个寄存器的寄存器数据存储器。 处理器可操作以并行地执行对至少一个寄存器中的并行处理的不同通道的多个数据元素的数据处理操作。 提供了访问逻辑，其响应于单个访问指令，以在指定寄存器中的所选择的一个通道中移动多个数据元素，以及在具有结构格式的存储器内的结构，所述结构格式具有多个组件。 单个访问指令标识结构格式中的组件的数量，并且访问逻辑是在移动多个数据元素时排列多个数据元素的操作，使得不同组件的数据元素存储在所选择的通道内的不同指定的寄存器中，同时 存储数据元素作为结构存储。

公开(公告)号：US07210023B2

公开(公告)日：2007-04-24

申请号：US10889470

申请日：2004-07-13

申请人： Andrew Christopher Rose ,  Simon Andrew Ford ,  Dominic Hugo Symes ,  David James Seal

发明人： Andrew Christopher Rose ,  Simon Andrew Ford ,  Dominic Hugo Symes ,  David James Seal

IPC分类号： G06F7/00

CPC分类号： G06F9/3004 ,  G06F9/30032 ,  G06F9/30036 ,  G06F9/30109 ,  G06F9/30112 ,  G06F9/30116 ,  G06F9/30138 ,  G06F9/30181 ,  G06F9/3816

摘要： The present invention provides a data processing apparatus and method for performing aligned access operations. The data processing apparatus comprises a register data store having a plurality of registers operable to store data elements, and a processor operable to perform a data processing operation on one or more data elements accessed in at least one of the registers. Further, access logic is provided which is operable in response to an access instruction to perform an access operation in order to move a number of data elements between specified registers and a portion of a memory, the portion having a start address specified by the access instruction. Further, the access instruction has an alignment specifier associated therewith which is settable either to a first value or one of a plurality of second values. The first value indicates that the start address is to be treated as byte aligned, and each of the second values indicates a different predetermined alignment that the start address is to be treated as conforming to. The access logic is then operable to adapt the access operation in dependence on the value of alignment specifier. This provides significantly improved flexibility in the performance of access operations.

摘要翻译： 本发明提供一种用于执行对准访问操作的数据处理装置和方法。 数据处理装置包括具有可操作以存储数据元素的多个寄存器的寄存器数据存储器，以及可操作以对在至少一个寄存器中访问的一个或多个数据元素执行数据处理操作的处理器。 此外，提供访问逻辑，其可响应于访问指令而操作以执行访问操作，以便在指定的寄存器和存储器的一部分之间移动多个数据元素，该部分具有由访问指令指定的起始地址 。 此外，访问指令具有与其相关联的对齐说明符，其可设置为第一值或多个第二值中的一个。 第一个值表示起始地址被视为字节对齐，并且每个第二个值指示起始地址被视为符合的不同的预定对齐方式。 然后，访问逻辑可操作以根据对准说明符的值来适应访问操作。 这样可以显着提高访问操作性能的灵活性。

公开(公告)号：US07145480B2

公开(公告)日：2006-12-05

申请号：US10889472

申请日：2004-07-13

申请人： Simon Andrew Ford ,  Dominic Hugo Symes

发明人： Simon Andrew Ford ,  Dominic Hugo Symes

IPC分类号： H03M1/22 ,  G06F7/38

CPC分类号： G06F9/30167 ,  G06F9/30025 ,  G06F9/30032 ,  G06F9/30036 ,  G06F9/30112 ,  G06F9/30145

摘要： A data processing apparatus and method are provided for performing in parallel a data processing operation on data elements. The data processing apparatus comprises a register data store having a plurality of registers operable to store data elements, and processing logic operable to perform data processing operations on data elements. A decoder is operable to decode a data processing instruction, the data processing instruction identifying a lane size and a data element size, the lane size being a multiple of the data element size. Further, the decoder is operable to control the processing logic to define based on the lane size a number of lanes of parallel processing in at least one of the registers, and the processing logic is operable to perform in parallel a data processing operation on the data elements within each lane of parallel processing. This provides significantly improved flexibility in the performance of SIMD operations.

摘要翻译： 提供了一种数据处理装置和方法，用于并行地执行关于数据元素的数据处理操作。 数据处理装置包括具有可操作以存储数据元素的多个寄存器的寄存器数据存储器，以及可操作以对数据元素执行数据处理操作的处理逻辑。 解码器可操作以对数据处理指令进行解码，数据处理指令识别通道大小和数据元素大小，通道大小是数据元素大小的倍数。 此外，解码器可操作以控制处理逻辑以基于通道大小来限定在至少一个寄存器中的多个并行处理通道，并且处理逻辑可操作以并行执行数据的数据处理操作 每个并行处理通道内的元素。 这提供了显着提高SIMD操作性能的灵活性。