公开(公告)号：US20130041612A1

公开(公告)日：2013-02-14

申请号：US13341682

申请日：2011-12-30

申请人： Yong Ju Kim ,  Dae Han Kwon ,  Hae Rang Choi ,  Jae Min Jang

发明人： Yong Ju Kim ,  Dae Han Kwon ,  Hae Rang Choi ,  Jae Min Jang

IPC分类号： G06F19/00

CPC分类号： G05B19/042 ,  G05B2219/23314 ,  G05B2219/24036 ,  G05B2219/24037

摘要： An internal control signal regulation circuit includes a programming test unit configured to detect an internal control signal in response to an external control signal and generate a selection signal, test codes and a programming enable signal; and a code processing unit configured to receive the test codes or programming codes in response to the selection signal and regulate the internal control signal.

摘要翻译： 内部控制信号调节电路包括：编程测试单元，被配置为响应于外部控制信号检测内部控制信号，并产生选择信号，测试代码和编程使能信号; 以及代码处理单元，被配置为响应于所述选择信号接收所述测试代码或编程代码并调节所述内部控制信号。

公开(公告)号：US08378726B2

公开(公告)日：2013-02-19

申请号：US12846669

申请日：2010-07-29

申请人： Yong Ju Kim ,  Dae Han Kwon ,  Won Joo Yun ,  Hae Rang Choi ,  Jae Min Jang

发明人： Yong Ju Kim ,  Dae Han Kwon ,  Won Joo Yun ,  Hae Rang Choi ,  Jae Min Jang

IPC分类号： H03K5/04

CPC分类号： H03K5/1565

摘要： A clock signal duty correction circuit includes: a first transition timing control unit configured to generate a first control signal for controlling a rising timing of a duty correction clock signal by using a clock signal; a second transition timing control unit configured to generate a second control signal for varying a falling timing of the duty correction clock signal by using the clock signal according to a code signal; and a differential buffer unit configured to generate the duty correction clock signal, whose rising time or falling time is adjusted, in response to the first control signal and the second control signal.

摘要翻译： 时钟信号占空比校正电路包括：第一转移定时控制单元，被配置为通过使用时钟信号产生用于控制占空比校正时钟信号的上升定时的第一控制信号; 第二转移定时控制单元，被配置为通过使用根据代码信号的时钟信号来生成用于改变占空比校正时钟信号的下降定时的第二控制信号; 以及差分缓冲器单元，被配置为响应于所述第一控制信号和所述第二控制信号而生成其上升时间或下降时间被调整的占空比校正时钟信号。