公开(公告)号：US5600263A

公开(公告)日：1997-02-04

申请号：US517018

申请日：1995-08-18

申请人： Stephen M. Trimberger ,  Richard A. Carberry ,  Robert A. Johnson ,  Jennifer Wong

发明人： Stephen M. Trimberger ,  Richard A. Carberry ,  Robert A. Johnson ,  Jennifer Wong

IPC分类号： G06F15/78 ,  G06F17/50 ,  H03K19/173 ,  H03K19/177

CPC分类号： H03K19/1737 ,  G06F15/7867 ,  G06F17/5054

摘要： A PLD is operable in a variety of modes. In a first mode, the timeshare mode, the PLD remains at a single configuration for a plurality of user clock cycles. In a second mode, the logic engine mode, the PLD sequences through multiple configurations for each user cycle. In this mode, the period of time during which a configuration is active is called a micro cycle. In a third mode, the static mode, multiple configurations are programmed identically, so that the PLD performs the same function regardless of the configuration. Finally, the PLD is also operable in a combination mode, wherein part of the chip operates in one mode, for example, the static mode, and another part of the chip operates in the logic engine mode or the timeshare mode. In an alternative or co-existing embodiment, the PLD operates in one configuration mode during at least one user cycle and in another configuration mode during at least another user cycle.

摘要翻译： PLD可以以各种模式操作。 在第一模式中，分时共享模式，对于多个用户时钟周期，PLD保持在单个配置。 在第二种模式下，逻辑引擎模式，PLD序列通过多个配置为每个用户周期。 在该模式中，配置有效的时间段称为微循环。 在第三种模式下，静态模式，多个配置被编程相同，以便PLD执行相同的功能，无论配置如何。 最后，PLD还可以以组合模式工作，其中芯片的一部分以一种模式工作，例如静态模式，芯片的另一部分以逻辑引擎模式或分时模式运行。 在备选或共存的实施例中，PLD在至少一个用户周期期间以及在至少另一个用户周期的另一配置模式下以一种配置模式运行。

公开(公告)号：US5583450A

公开(公告)日：1996-12-10

申请号：US517020

申请日：1995-08-18

申请人： Stephen M. Trimberger ,  Richard A. Carberry ,  Robert A. Johnson ,  Jennifer Wong

发明人： Stephen M. Trimberger ,  Richard A. Carberry ,  Robert A. Johnson ,  Jennifer Wong

IPC分类号： H03K19/177

CPC分类号： H03K19/17752 ,  H03K19/17704

摘要： A programmable logic device (PLD) includes at least one configurable element, a plurality of programmable logic elements for configuring the configurable element(s), and a sequencer coupled to the plurality of programmable logic elements. Each programmable logic element typically includes a plurality of memory cells, wherein the sequencer accesses one of the plurality of memory cells during one step in a sequence of steps, each step initiated by one or more trigger signals. If the sequencer receives a plurality of trigger signals simultaneously, then the sequencer prioritizes these signals. Generally, each step provides one configuration of the PLD. In one embodiment, the sequence of steps includes less than all configurations of the PLD. In another embodiment, one trigger signal initiates a plurality of sequences of configurations.

摘要翻译： 可编程逻辑器件（PLD）包括至少一个可配置元件，用于配置可配置元件的多个可编程逻辑元件，以及耦合到多个可编程逻辑元件的定序器。 每个可编程逻辑元件通常包括多个存储器单元，其中定序器在一个步骤中的一个步骤中访问多个存储器单元之一，每个步骤由一个或多个触发信号启动。 如果定序器同时接收多个触发信号，则定序器对这些信号进行优先级排序。 通常，每个步骤提供PLD的一个配置。 在一个实施例中，步骤序列包括少于PLD的所有配置。 在另一个实施例中，一个触发信号启动多个配置序列。