公开(公告)号：US4500954A

公开(公告)日：1985-02-19

申请号：US311570

申请日：1981-10-15

申请人： Alan H. Duke ,  Michael H. Hartung ,  Frederick J. Marschner ,  Kenneth P. Nolan

发明人： Alan H. Duke ,  Michael H. Hartung ,  Frederick J. Marschner ,  Kenneth P. Nolan

IPC分类号： G06F3/06 ,  G06F12/08 ,  G06F9/06 ,  G06F13/00

CPC分类号： G06F12/0866 ,  G06F12/0888

摘要： A storage hierarchy has a caching buffer and a backing store; the backing store preferably having disk-type data-storage apparatus. A directory indicates data stored in the caching buffer. Upon a data-storage access, read or write, within a series of such accesses, resulting in a cache miss, all subsequent data storage accesses in the series are made to the backing store to the exclusion of the caching buffer even though the caching buffer has storage space allocated for such a data transfer. Selected limits are placed on the series to the backing store, such as receiving on end of series (end of command chain) indication from a using unit, crossing DASD cylinder boundaries, receiving an out of bounds address or receiving certain device oriented commands.

摘要翻译： 存储层次结构具有缓存缓冲区和后备存储; 后备存储器优选地具有盘式数据存储装置。 目录指示存储在缓存缓冲区中的数据。 在一系列此类访问中进行数据存储访问，读取或写入时，导致高速缓存未命中，系列中的所有后续数据存储访问都会进行到后备存储，以排除高速缓存缓冲区，即使缓存缓冲区 具有分配用于这种数据传输的存储空间。 所选择的限制位于后备存储系列上，例如从使用单元接收串行（结束命令链）指示，通过DASD气缸边界，接收超出地址或接收某些面向设备的命令。

公开(公告)号：US4464713A

公开(公告)日：1984-08-07

申请号：US293648

申请日：1981-08-17

申请人： Michael T. Benhase ,  Alan H. Duke

发明人： Michael T. Benhase ,  Alan H. Duke

IPC分类号： G06F12/08 ,  G06F17/30 ,  G06F9/06 ,  G06F1/00

CPC分类号： G06F17/30949 ,  G06F12/0864 ,  G06F12/0871

摘要： A cache is accessed based upon addresses to a backing store having a larger address space than the cache. The backing store consists of plurality of devices exhibiting delay access boundaries. The cache accessing is based upon a hashing method and system derived from the arrangement of the backing store and in an ordered manner for accommodating the delay access boundaries and enable rapidly adjusting the hash parameters in accordance with changes and backing store capability in other hardware changes.

摘要翻译： 基于具有比高速缓存更大的地址空间的后台存储器的地址来访问高速缓存。 后备存储器由具有延迟访问边界的多个设备组成。 高速缓存访​​问基于散列方法和从后备存储器的布置导出的系统，并且以有序的方式用于适应延迟访问边界，并且能够根据其他硬件更改中的更改和后备存储功能快速调整散列参数。

公开(公告)号：US4429363A

公开(公告)日：1984-01-31

申请号：US311362

申请日：1981-10-15

申请人： Alan H. Duke ,  Michael H. Hartung ,  Frederick J. Marschner

发明人： Alan H. Duke ,  Michael H. Hartung ,  Frederick J. Marschner

IPC分类号： G06F3/06 ,  G06F12/08 ,  G06F12/12 ,  G06F13/00

CPC分类号： G06F12/0866

摘要： In a storage hierarchy, promotion of data from a backing store to a caching buffer store is restricted based upon status of the cache and activity of a last storage reference. Observed writing activity selectively inhibits data promotion. Data promotion occurs after completion of a series of storage access requests. A peripheral data storage system is described.

摘要翻译： 在存储层次结构中，基于缓存的状态和最后一个存储引用的活动来限制从备份存储向高速缓存存储区的数据的升级。 观察到的写作活动有选择地禁止数据宣传。 完成一系列存储访问请求之后，就会发生数据升级。 描述外围数据存储系统。