公开(公告)号：US20050108468A1

公开(公告)日：2005-05-19

申请号：US10707053

申请日：2003-11-18

申请人： Bruce Hazelzet ,  Mark Kellogg ,  Darcie Rankin

发明人： Bruce Hazelzet ,  Mark Kellogg ,  Darcie Rankin

IPC分类号： G06F12/00 ,  G06F12/16 ,  G11C11/401 ,  G11C11/4063

CPC分类号： G06F13/4243 ,  G11C7/1078 ,  G11C7/109

摘要： A memory system having a plurality of DRAMs which are selectively provided non-inverted or inverted signals. The DRAMs have the ability to accept non-inverted or inverted address/command signals from a register that drives a plurality of signals simultaneously. The system includes DRAM receivers with programmable input polarity and a register with programmable output polarity.

摘要翻译： 具有选择性地提供非反相或反相信号的多个DRAM的存储器系统。 DRAM具有从同时驱动多个信号的寄存器接受非反相或反相地址/命令信号的能力。 该系统包括具有可编程输入极性的DRAM接收器和具有可编程输出极性的寄存器。