公开(公告)号：US5448704A

公开(公告)日：1995-09-05

申请号：US207444

申请日：1994-03-07

申请人： David G. Spaniol ,  Joseph Murray

发明人： David G. Spaniol ,  Joseph Murray

IPC分类号： G06F13/40 ,  G06F13/00

CPC分类号： G06F13/4018

摘要： A PCI bus writes non-contiguous data in a maximum of two PCI bus write cycles. A Bridge is provided which can combine data within its write buffer such that non-contiguous data results. Some I/O devices on the PCI bus cannot handle non-contiguous data, so the Bridge detects non-contiguous data, and generates appropriate write cycles to the PCI bus to transfer this data in a contiguous fashion. The method described takes advantage of the multiple data phase capability of the PCI bus to transfer data at more than one address during one PCI bus write cycle, and optimizes these transfers to assure that all non-contiguous transfers can occur in only two PCI bus write cycles.

摘要翻译： PCI总线在最多两个PCI总线写周期中写入不连续的数据。 提供了一个桥接器，可以将数据组合在其写入缓冲器中，使得不连续的数据结果。 PCI总线上的一些I / O设备不能处理不连续的数据，因此桥接器检测不连续的数据，并为PCI总线生成适当的写周期，以连续的方式传输此数据。 所描述的方法利用PCI总线的多数据相位能力在一个PCI总线写周期期间在多个地址上传输数据，并优化这些传输，以确保所有非连续传输只能发生在两个PCI总线写入 周期。